基于FPGA的主動(dòng)聲吶相控發(fā)射信號(hào)生成技術(shù)

倪東波

（第七一五研究所，杭州，310023）

SPWM 是一種調(diào)制脈沖的占空比按正弦波規(guī)律變化的幅度調(diào)制技術(shù)，相比常規(guī)脈寬調(diào)制（PWM）可降低負(fù)載電流諧波。該調(diào)制信號(hào)常作為主動(dòng)聲吶D類功放模塊驅(qū)動(dòng)信號(hào)，在滿足大功率發(fā)射同時(shí)實(shí)現(xiàn)功率可控。常見的 SPWM 信號(hào)實(shí)現(xiàn)主要有兩種方式：采用專用 SPWM信號(hào)生成芯片或自然采樣法。自然采樣法是通過數(shù)字或模擬方法產(chǎn)生三角波和正弦波，再對(duì)產(chǎn)生的三角波和正弦波通過比較器比較得到SPWM信號(hào)。

NCO（Numerically Controlled Oscillator）是一種成熟IP[1]，通過設(shè)置頻率字控制生成不同頻率的輸出信號(hào)，由其產(chǎn)生的正弦波與三角波進(jìn)行比較，進(jìn)而產(chǎn)生數(shù)字的 SPWM 波形，利用該方法可以靈活生成所需的任意調(diào)制比和載波比的SPWM信號(hào)。利用大容量的FPGA芯片內(nèi)置NCO、大容量?jī)?nèi)存及靈活接口配置，通過單片或多片F(xiàn)PGA級(jí)聯(lián)，可同步產(chǎn)生多達(dá)幾百個(gè)通道幅度、時(shí)延可控的SPWM信號(hào)，由該信號(hào)驅(qū)動(dòng)發(fā)射功放，可靈活實(shí)現(xiàn)主動(dòng)聲吶相控發(fā)射。

1 系統(tǒng)硬件組成

相控發(fā)射信號(hào)源由1臺(tái)上位機(jī)、1塊網(wǎng)絡(luò)接口模塊、8塊信號(hào)生成模塊組成，每個(gè)信號(hào)源模塊可獨(dú)立生成32通道的相控發(fā)射信號(hào)，8個(gè)模塊可同步生成256通道發(fā)射信號(hào)，組成框圖如圖1。

圖1 相控發(fā)射信號(hào)源組成及信息流程框圖

單個(gè)信號(hào)生成模塊的硬件構(gòu)成框圖如圖 2，主要工作流程為：信號(hào)生成模塊通過以太網(wǎng)接收上位機(jī)的控制指令，包括各通道發(fā)射脈沖信號(hào)的頻率、脈寬、時(shí)延、調(diào)制幅度等，實(shí)現(xiàn)發(fā)射波束控制。為實(shí)現(xiàn)通道擴(kuò)展，板內(nèi)帶有發(fā)射同步電路。

圖2 SPWM信號(hào)生成模塊組成框圖

2 FPGA片內(nèi)信號(hào)源設(shè)計(jì)

本設(shè)計(jì)在 Altera 公司 CycloneⅢ 系列芯片EP3C120F484C7上實(shí)現(xiàn)[2]，該芯片內(nèi)部含有 4個(gè)PLLs，3 981 312 bit RAM，119 088 個(gè) Logic Elements，內(nèi)部資源能夠滿足系統(tǒng)需求。片內(nèi)包含上電控制和時(shí)鐘產(chǎn)生、網(wǎng)絡(luò)接口配置、網(wǎng)絡(luò)數(shù)據(jù)處理、發(fā)射啟動(dòng)控制、發(fā)射同步信號(hào)產(chǎn)生、SPWM信號(hào)產(chǎn)生、信號(hào)延時(shí)產(chǎn)生等功能模塊部分，信號(hào)源生成軟件系統(tǒng)框圖如圖3所示。

圖3 發(fā)射信號(hào)源軟件系統(tǒng)框圖

發(fā)射信號(hào)源需產(chǎn)生多個(gè)獨(dú)立時(shí)延的單頻（CW）和雙曲調(diào)頻脈（Hyperbolic Frequency Modulated，HFM）脈沖信號(hào)，以保證定向發(fā)射對(duì)安裝平臺(tái)縱橫搖的修正，實(shí)現(xiàn)發(fā)射波束穩(wěn)定和波束俯仰。SPWM信號(hào)產(chǎn)生以 NCO為基礎(chǔ)，通過即時(shí)計(jì)算頻率字來實(shí)時(shí)計(jì)算需要的參數(shù)。根據(jù)芯片的資源、設(shè)計(jì)要求、時(shí)序要求，設(shè)置NCO相位分辨率為24 bit，采樣時(shí)鐘為 10 MHz，以流水線的方式并行產(chǎn)生多通道SPWM信號(hào)。

2.1 SIN信號(hào)生成

單頻脈沖信號(hào)可表示為：

式中，a（t）為調(diào)幅信號(hào)，f0為工作頻率，T為脈寬。

脈寬為T的雙曲調(diào)頻信號(hào)可表示為：

對(duì)于NCO電路，本設(shè)計(jì)中頻率字由下式確定：

2.2 三角波信號(hào)和幅度調(diào)制信號(hào)生成

由于三角波信號(hào)較簡(jiǎn)單，可以直接用VHDL語言編寫[3]。在設(shè)計(jì)時(shí)應(yīng)處理好起始相位和NCO輸出的SIN波同步。幅度調(diào)制信號(hào)a(t)對(duì)脈沖信號(hào)進(jìn)行幅度包絡(luò)調(diào)制，根據(jù)需要可設(shè)置為鐘型、 cos2θ型等，以最簡(jiǎn)單的線性為幅度調(diào)制為例，量化后：

式中，Tx為調(diào)制結(jié)束時(shí)間，A為輸出功率調(diào)制參數(shù)。SPWM信號(hào)產(chǎn)生框圖見圖4。用Signal TapII采集的NCO模塊SIN和三角波信號(hào)數(shù)據(jù)流數(shù)據(jù)見圖5。用SignalTapII采集SPWM信號(hào)數(shù)據(jù)波形見圖6。

圖4 頻率幅度時(shí)延可控SPWM信號(hào)生成框圖

圖5 用SignalTapII采集的SIN和三角波信號(hào)數(shù)據(jù)流（采樣率200 MHz）

圖6 SPWM信號(hào)波形（采樣率200 MHz）

2.3 SPWM信號(hào)時(shí)延處理

用DSP或CPU實(shí)時(shí)生成多通道相控發(fā)射信號(hào)時(shí)，數(shù)據(jù)讀寫速度是制約其信號(hào)生成能力的主要因素。為了實(shí)現(xiàn)多通道高精度時(shí)延，一般采用提高處理芯片時(shí)鐘頻率或提高存儲(chǔ)器容量的方法。而FPGA邏輯電路具有并行處理能力，合理安排運(yùn)算時(shí)鐘，充分發(fā)揮其內(nèi)部高速時(shí)鐘和流水線并行處理功能，在多通道信號(hào)生成中有獨(dú)特優(yōu)勢(shì)。

SPWM時(shí)延電路功能模塊見圖7所示。其中接口電路完成參數(shù)讀寫和時(shí)鐘分配，采用分時(shí)獨(dú)立運(yùn)行的“wr、wr_addr”和“rd、rd_addr”信號(hào)生成電路。數(shù)據(jù)存儲(chǔ)器長(zhǎng)度由設(shè)計(jì)中的最大延時(shí)需求來決定，如SPWM信號(hào)采樣率為10 MHz，在最大延時(shí)不超過200 μs時(shí)，存儲(chǔ)器長(zhǎng)度可取為2 048。當(dāng)收到有效的 SPWM 信號(hào)時(shí)，將其按順序循環(huán)寫入數(shù)據(jù)存儲(chǔ)器，根據(jù)預(yù)先設(shè)置的延時(shí)參數(shù)，延時(shí)啟動(dòng)數(shù)據(jù)讀操作，從數(shù)據(jù)存儲(chǔ)器中讀取 SPWM 信號(hào)。每個(gè)數(shù)據(jù)存儲(chǔ)區(qū)可用于生成4個(gè)或8個(gè) SPWM信號(hào)，擴(kuò)展通道數(shù)主要受片內(nèi)存儲(chǔ)器容量制約。

數(shù)據(jù)存儲(chǔ)器“讀/寫”控制“讀/寫地址”數(shù)據(jù)流見圖8。圖9中顯示部分多通道延時(shí)輸出信號(hào)細(xì)節(jié)，設(shè)置各通道間的延時(shí)間隔1 μs， Signal TapII采樣時(shí)鐘為200 MHz，及每個(gè)采樣點(diǎn)間隔為5 ns，其中CH3和CH15輸出與設(shè)置值偏差20個(gè)采樣點(diǎn)（0.1 μs），其他均與設(shè)置值一致。SPWM輸出信號(hào)延時(shí)偏差不大于0.1 μs。

圖7 SPWM信號(hào)時(shí)延電路實(shí)現(xiàn)

圖8 讀/寫控制及地址數(shù)據(jù)流

圖9 多通道延時(shí)輸出信號(hào)（采樣率200 MHz）

3 SPWM信號(hào)生成驗(yàn)證

圖10（a）顯示了生成的單周期頻率為8 kHz、載波為60 kHz的雙極性SPWM信號(hào)，圖10（b）顯示了脈寬4 ms前后沿進(jìn)行線性幅度調(diào)制后的SPWM信號(hào)驅(qū)動(dòng)功放，在換能器輸出端觀察信號(hào)。圖11（a）顯示生成的單頻8 kHz、脈寬100 ms的SPWM信號(hào)進(jìn)行FFT分析結(jié)果，其幅度調(diào)制為1；圖11（b）信號(hào)幅度調(diào)制為0.71，其驅(qū)動(dòng)信號(hào)幅度衰減約3 dB。圖12顯示中心頻率為8 kHz、帶寬為2 kHz、脈寬100 ms的SPWM信號(hào)進(jìn)行FFT分析結(jié)果，圖12（a）、圖12（b）的幅度調(diào)制分別為1、0.1，下圖幅度衰減約10 dB。

利用采樣率為102.4 kHz的CoCo80信號(hào)采集儀對(duì)中心頻率為4.0 kHz、脈寬1 s、HFM帶寬1 kHz的 SPWM 信號(hào)進(jìn)行數(shù)據(jù)采集和相關(guān)性分析，測(cè)得與理論設(shè)計(jì)參考信號(hào)的相關(guān)性達(dá)到99.2%，結(jié)果見圖13。圖中橫軸為采樣點(diǎn)數(shù)量的2倍值。

圖10 (a) 8 kHz 雙極性4 ms脈寬SPWM信號(hào)

圖10 (b )8 kHz 雙極性4 ms脈寬功放輸出信號(hào)

圖11 (a) 調(diào)制度為1單頻8 kHz脈沖信號(hào)譜圖

圖11 (b) 調(diào)制度為0.71單頻8 kHz脈沖信號(hào)譜圖

圖12 (a ) HFM 7～9 kHz脈寬100 ms調(diào)制度1的譜圖

圖12 (b) HFM 7～9 kHz脈寬100 ms調(diào)制度0.1的譜圖

圖13 脈寬1 s采樣信號(hào)帶通濾波后互相關(guān)分析

4 結(jié)束語

本文提出了一種基于單片 FPGA的多通道SPWM信號(hào)產(chǎn)生方法，通過分時(shí)獨(dú)立控制信號(hào)數(shù)據(jù)讀寫實(shí)現(xiàn)的多通道信號(hào)時(shí)延精度可達(dá)0.1μs，并進(jìn)行硬件和軟件開發(fā)，對(duì)生成信號(hào)進(jìn)行測(cè)試分析和與理論比對(duì)，驗(yàn)證結(jié)果滿足理論設(shè)計(jì)要求。通過信號(hào)生成模塊的同步級(jí)聯(lián)，可方便實(shí)現(xiàn)幾百通道的獨(dú)立時(shí)延 SPWM信號(hào)生成，具有集成度高、接口靈活、適裝性好等特點(diǎn)，可廣泛用于主動(dòng)聲吶多通道相控陣發(fā)射信號(hào)源生成。