基于FPGA的動態(tài)光彈儀聲光同步系統(tǒng)的研制

陸銘慧，胡俊濤，紀煒辭，石文澤

(南昌航空大學，無損檢測教育部重點實驗室，江西南昌 330063)

0 引言

在超聲檢測中，探頭具有電能與聲能轉(zhuǎn)換功能，其聲場輻射特性對檢測方案的選擇、工藝參數(shù)的確定具有指導意義，尤其對相控聚焦探頭，更為重要。由于超聲波肉眼不可見，一般采用光學方法進行觀察，利用動態(tài)光彈法可直觀顯示超聲的傳播散射過程[1]，也可觀察探頭的輻射、聚焦過程，對研究聲波傳播規(guī)律，探頭輻射特性具有重要意義。

中科院聲學所在20世紀80年代在國內(nèi)率先搭建了一套動態(tài)激光光彈成像設備[2]，清華大學物理系在國內(nèi)首先研制了LED光源的動態(tài)光源設備[3]，南昌航空大學、中北大學也有開發(fā)類似設備的報道[4-5]。近年來，隨著聲學研究的不斷深入以及電子計算機技術(shù)飛速發(fā)展，在實際使用中對聲場動態(tài)光彈儀的觀測精度提出了更高的要求[6-7]。

為使動態(tài)光彈技術(shù)實用性提高，便于推廣，本文提出一種通過LED光源與FPGA配合的方案，成功研制出了一套控制精度達2.5 ns的聲光同步延時控制系統(tǒng)，此套方案成本低廉，理論上可在精度范圍內(nèi)實現(xiàn)聲場不同程度的細節(jié)捕捉。

1 光彈法顯示聲波的原理

光彈法通常是用來觀察透明靜力模型中的應力分布，因超聲波作為一種應力波動，實現(xiàn)對聲波動態(tài)應力場的觀測目前有2種有效的方案：一種是高速連續(xù)拍照法；另一種是凍結(jié)時刻頻閃光源法。

高速連續(xù)攝像法通過高速照相機對受力模型中應力場的變化進行連續(xù)圖像采集，然后通過專用軟件播放圖片來實現(xiàn)超聲場的動態(tài)觀測，此方法對硬件設備的要求非常高。凍結(jié)時刻頻閃光源法是通過多次激勵超聲換能器，并配合調(diào)整每次聲激勵信號和光源點亮信號的延時間隔，來實現(xiàn)不同時刻聲場圖像的采集。此方法對攝像機要求不高，僅滿足超聲換能器激勵的重復頻率即可，超聲激勵信號工作一次，光源閃爍一次；配合專用軟件可實現(xiàn)聲場的實時動態(tài)觀測，成本低廉，效果良好，便于動態(tài)光彈技術(shù)的推廣普及。

本文研制的高精度聲光同步延時控制系統(tǒng)即為配合凍結(jié)時刻頻閃光源法實現(xiàn)不同時刻聲場的圖像的采集。

2 聲場動態(tài)光彈觀測儀系統(tǒng)構(gòu)成及工作原理

2.1 聲場動態(tài)光彈觀測儀系統(tǒng)構(gòu)成

如圖1所示為本系統(tǒng)的結(jié)構(gòu)框圖，系統(tǒng)主要由以紅色LED為核心的光學系統(tǒng)、以FPGA為核心的高精度聲光同步延時控制系統(tǒng)、以具有外觸發(fā)功能的超聲脈沖發(fā)射系統(tǒng)以及使整套系統(tǒng)協(xié)同工作的上位機軟件構(gòu)成。與其他系統(tǒng)有所不同，本系統(tǒng)的超聲換能器的激勵功能是通過觸發(fā)專用超聲發(fā)射系統(tǒng)來實現(xiàn)的，這樣不僅可以完成對專用超聲換能器在不同的激勵條件下的聲場觀察，還可實現(xiàn)專用超聲換能器與專用超聲發(fā)射系統(tǒng)之間整體匹配度的測試。

圖1 系統(tǒng)結(jié)構(gòu)框圖

2.2 聲場動態(tài)光彈觀測儀工作原理

整套系統(tǒng)的工作原理為：上位機軟件將每次控制光源閃爍的延時數(shù)據(jù)通過串口傳送給FPGA，并啟動FPGA內(nèi)部的聲光同步延時器；在該啟動信號的作用下，聲光同步延時器開始計數(shù)延時，與此同時啟動信號也將作為同步高壓激勵系統(tǒng)的外觸發(fā)信號，使超聲脈沖發(fā)射系統(tǒng)單次動作，實現(xiàn)探頭單次高壓激勵；當FPGA內(nèi)部聲光同步延時器延時完成后，F(xiàn)PGA將輸出一個延時完畢信號，該信號將用以觸發(fā)LED光源，實現(xiàn)一次光源閃爍，并配合CCD攝像機完成一次圖像采集；通過設置FPGA內(nèi)部聲光同步延時器的延時數(shù)據(jù)值，可實現(xiàn)聲場不同時刻的圖像采集，從而實現(xiàn)探頭聲場的動態(tài)觀測，其中聲光同步延時器的計數(shù)精度將決定采集到聲場動態(tài)圖像的完整度。

3 聲光同步延時控制系統(tǒng)的設計與實現(xiàn)

聲光延時系統(tǒng)是整套系統(tǒng)設計的核心部分，是系統(tǒng)能否正常運行的關鍵，將其做在FPGA內(nèi)部主要出于以下幾點考慮：

(1)FPGA作為一種超大規(guī)?？删幊踢壿嬈骷渚哂邢冗M的制作工藝、豐富的邏輯存儲資源、強大的自動布線方案，在實現(xiàn)電路系統(tǒng)高速運轉(zhuǎn)的同時，還保證了系統(tǒng)具有極高的穩(wěn)定性[8]；

(2)任何的電路設計方案都是要經(jīng)過不斷實驗、不斷調(diào)整、不斷完善的過程，F(xiàn)PGA具有可重復編程性，且程序燒錄便捷，可快速實現(xiàn)設計方案驗證，既縮短了設備的開發(fā)周期又節(jié)約了研制成本；

(3)所有電路均實現(xiàn)在一片F(xiàn)PGA中，可縮小設備體積，提升設備的便攜性。

針對探頭輻射聲場成像高精度控制的需求，再綜合設備開發(fā)成本，在此設計中選用CYCLONE V系列的FPGA，該芯片有77 kbit的可編程邏輯資源，4 884 kbit的內(nèi)嵌式存儲單元，6個小數(shù)級鎖相環(huán)，內(nèi)核工作頻率最高可達550 MHz。價格低，完全可實現(xiàn)低成本高性能的設備研制方案。

整套系統(tǒng)主要由以8051軟核為核心的微控制模塊、以高精度差分計數(shù)器為核心的聲光延時模塊以及輸出脈寬調(diào)節(jié)模塊協(xié)同工作實現(xiàn)。

3.1 FPGA內(nèi)8051軟核的應用

FPGA作為一種大型的可編程邏輯器件，其內(nèi)部有大量的可編程邏輯、存儲單元，但其本身并不具備例如通信、運算等功能，若要僅用一片F(xiàn)PGA實現(xiàn)整套系統(tǒng)的控制，必需在其內(nèi)部引入微控制單元。在此系統(tǒng)設計中，通過引入8051軟核，實現(xiàn)這一功能。該核擁有標準8051完全兼容的指令系統(tǒng)的CPU，外部總線可以連接256字節(jié)的內(nèi)部數(shù)據(jù)存儲器RAM和最大至64 kbit字節(jié)的程序存儲器ROM，且其成熟可靠，為本設計中的最佳選擇[9]。圖2為基于8051軟核的片上最小單片機系統(tǒng)的原理圖。

由于整套微控制系統(tǒng)均在FPGA內(nèi)部實現(xiàn)，使其性能有了極大的提高，據(jù)相關資料顯示，其最高工作頻率可達200 MHz。

圖2 基于8051軟核的片上最小單片機系統(tǒng)

3.2 高精度延時系統(tǒng)的實現(xiàn)

實現(xiàn)定時控制主要有軟件定時和硬件定時2種方案，軟件延時計算不便、精度低且會占用CPU資源。硬件延時則可通過合理選擇計數(shù)時鐘源，實現(xiàn)高精度延時控制，且其延時值計算方便、不占用CPU資源。出于對本套系統(tǒng)技術(shù)指標的考慮，系統(tǒng)設計采用的是硬件延時方案，但使用該方案還需要解決2個問題：如何實現(xiàn)高頻高精度時鐘源；如何在既定的硬件條件下控制計數(shù)啟動的觸發(fā)誤差。

要實現(xiàn)2.5 ns的延時精度，理論上需要400 MHz的時鐘源信號，若按慣常利用晶振來提供基準時鐘源的方法很難取得理想效果。在本設計中通過使用FPGA的內(nèi)置鎖相環(huán)倍頻來解決這一問題，與直接使用外部的時鐘相比，這種片內(nèi)時鐘幾乎不受外界干擾，且精度優(yōu)于晶振類時鐘，適用于實現(xiàn)高精度延時。

如圖3所示，計數(shù)器一般僅對時鐘源的上升沿或下降沿敏感，當計數(shù)啟動信號觸發(fā)計數(shù)器開始計數(shù)時，由于觸發(fā)信號出現(xiàn)的隨機性，會導致計數(shù)器有一個計數(shù)周期左右的延時誤差[10]，且此誤差難以避免。在本例400 MHz的計數(shù)時鐘源下，大概會有2.5 ns的延時誤差，而此延時完畢輸出信號將用于觸發(fā)LED光源，對系統(tǒng)而言也僅實現(xiàn)2.5 ns的控制精度。出于系統(tǒng)精度冗余度的考慮，在本設計中采用差分法進行計數(shù)延時，即用2路計數(shù)器分別對2路頻率一致、相位相差180°的時鐘信號進行計數(shù)，然后將2路計數(shù)器的輸出結(jié)果相與，理論上可將觸發(fā)誤差控制在1/2個計數(shù)周期內(nèi)[11]。其理論示意圖如圖4所示。用這一信號去觸發(fā)光源便可將誤差控制在1.25 ns以內(nèi)。完全可滿足2.5 ns的精度要求。

圖3 計數(shù)誤差成因示意圖

圖4 差分計數(shù)實現(xiàn)示意圖

3.3 FPGA內(nèi)高精度脈寬可調(diào)脈沖電路的實現(xiàn)

出于對高控制精度的考慮，在FPGA內(nèi)部所設計的器件之間的觸發(fā)均是邊沿敏感的，所以當延時完畢時計數(shù)器輸出的僅僅只是一個上升沿，然而有些待FPGA觸發(fā)的外圍器件卻是電平敏感型的，且不同器件對觸發(fā)信號的脈寬還有不同的要求。為解決這一問題，在本系統(tǒng)中設計了一個由D觸發(fā)器、計數(shù)器構(gòu)成的脈沖信號形成電路，且脈寬可調(diào)，調(diào)節(jié)精度取決于計數(shù)器的計數(shù)時鐘源精度[12]。

如圖5所示，CHUFA_IN為脈沖形成電路的觸發(fā)信號，當計數(shù)延時完畢后由延時計數(shù)器產(chǎn)生，CLOCK_W_IN為計數(shù)器的計數(shù)時鐘源信號，由鎖相環(huán)給出，其精度決定了脈寬調(diào)節(jié)精度。PLUSE_WIDE為變換調(diào)節(jié)后的脈沖信號，其脈寬數(shù)值由計數(shù)器的計數(shù)值決定。

電路工作的過程：當沒有觸發(fā)信號作用時，D觸發(fā)器處于穩(wěn)態(tài)，其Q端為低電平，計數(shù)器的清零端aclr為高電平，使能端cnt_en為低電平，此時計數(shù)器停止計數(shù)工作，計數(shù)器輸出端cout為低電平，D觸發(fā)器的清零端CLRN為高電平；當有觸發(fā)信號來臨時，D觸發(fā)器的輸出Q變?yōu)楦唠娖?，計?shù)器的計數(shù)使能端cnt_en變?yōu)楦唠娖?，計?shù)器的清零端aclr為低電平，計數(shù)器開始對時鐘源進行計數(shù)，當計數(shù)完畢時，計數(shù)器輸出端變?yōu)楦唠娖?，D觸發(fā)器清零端變?yōu)榈碗娖剑藭rQ又重新變?yōu)榈碗娖?，電路返回穩(wěn)態(tài)，并完成一次脈寬展寬工作，具體的展寬數(shù)值由計數(shù)器的計數(shù)值確定。

圖5 高精度脈寬可調(diào)脈沖產(chǎn)生電路示意圖

4 系統(tǒng)專用軟件設計

基于FPGA的高精度動態(tài)光彈聲光同步延時系統(tǒng)由硬件和軟件2部分組成，其中硬件部分負責實現(xiàn)高精度的延時控制，軟件部分負責計算每次聲場圖像采集的聲光延時間隔，軟硬件相互配合才能實現(xiàn)高精度的聲場圖像采集。在本設計中為系統(tǒng)編制了一套專用的上位機軟件，軟件具體的流程圖如圖6所示，圖7為軟件的主操作界面圖。

圖6 系統(tǒng)專用上位機軟件流程圖

圖7 上位機軟件操作主界面

5 系統(tǒng)測試結(jié)果

整套系統(tǒng)的測試平臺由示波器、系統(tǒng)專用上位機軟件和以FPGA為核心的聲光同步延時模塊搭建而成，測試平臺的連接實物圖如圖8所示，通過上位機軟件給聲光同步延時計數(shù)器置不同的延時值，再配合雙蹤示波器觀測超聲激勵信號與光源觸發(fā)信號之間的時間間隔，并通過比對看兩者是否相互應證。

圖8 測試系統(tǒng)實物連接圖

圖9、圖10、圖11分別為軟件置延時值為195、197.5、602.5 ns時示波器的實測值。

圖9 理論置數(shù)195 ns時示波器實測值

圖10 理論置數(shù)197.5 ns時示波器實測值

圖11 理論置數(shù)602.5 ns時示波器實測值

圖12 理論值與系統(tǒng)實測值誤差波動圖

實測值分別為200、202、605 ns。為進一步探究軟件所置延時值與系統(tǒng)實際延時值之間的對比關系，在以上實驗的基礎上還進行的大量的實際值與軟件置數(shù)值驗證，為便于觀察，在此處將多組實驗的結(jié)果繪制成誤差比對圖，如圖12所示。綜上，受器件固有延時、人手工讀取延時數(shù)據(jù)以及示波器本身測試精度等因素影響，本系統(tǒng)實測值與理論值有5 ns左右的固定延時誤差，經(jīng)多次實驗，該誤差以5 ns為基準，上下浮動不超過1 ns，符合系統(tǒng)精度要求。

6 結(jié)束語

本文設計了一套基于FPGA的聲場動態(tài)光彈觀測儀聲光同步延時系統(tǒng)，并提出了一種高精度、低成本的技術(shù)方案，且取得了良好的實驗測試結(jié)果。整套系統(tǒng)運行穩(wěn)定、集成度高、便攜性好且成本低廉?？膳c專用光學系統(tǒng)配合實現(xiàn)聲場圖像高精度采集。其對高精度聲場動態(tài)光彈技術(shù)的推廣、檢測聲學的研究具有積極意義。