一種FPGA的SEU效應(yīng)測試方法研究

王志國　孟令軍　張皓威　張敏

摘要：為對"GA在低空環(huán)境下受高能粒子輻射而產(chǎn)生的單粒子翻轉(zhuǎn)（SEU）進行失效統(tǒng)計，設(shè)計一種便攜式實時FPGA的SEU效應(yīng)測試系統(tǒng)。該系統(tǒng)采用FPGA作為主控模塊，以樹莓派作為上位機，通過長距離低壓差分信號線遠程連接到被測FPGA進行測試。上位機接收測試結(jié)果存儲至SD卡，并實時顯示到車載顯示器，以供測試人員即時了解測試情況。經(jīng)過在青藏高原實地測試，獲得大量的現(xiàn)場數(shù)據(jù)。對測試結(jié)果進行分析，得到的大氣中子劑量與FPGA的SEU事件概率之間的數(shù)值關(guān)系與預(yù)期一致。測試結(jié)果表明該便攜式實時測試系統(tǒng)科學(xué)有效，可為低空飛行器的FPGA選型提供一定參考。

關(guān)鍵詞：FPGA;低空環(huán)境;單粒子翻轉(zhuǎn);樹幕派;低壓差分信號

中圖分類號：V11 文獻標志碼：A 文章編號：1674-5124（2019）01-0115-06

0 引言

由于FPGA具有容量大、速度快、穩(wěn)定性好、并行數(shù)據(jù)處理能力強以及開發(fā)成本低周期短的特點，被廣泛應(yīng)用于航空宇航領(lǐng)域的控制與信號處理[1]。目前絕大多數(shù)FPGA屬于SRAM型邏輯塊陣列，是一種易失性存儲器件[2]，尤其是集成電路工藝達到了微米、納米級別，F(xiàn)PGA的內(nèi)核電壓降低、門數(shù)劇增[3]，單粒子翻轉(zhuǎn)（single event upset，SEU）、單粒子功能中斷（single event function interrupt，SEFI）和單粒子瞬態(tài)脈沖（single event transient，SET）等一系列單粒子效應(yīng)發(fā)生的可能性大大增加[4]。其中，SEU是最常見的FPGA單粒子故障，當空間各類粒子（如質(zhì)子、中子、α粒子等）對FPGA產(chǎn)生輻射，很容易發(fā)生SEU，從而使FPGA功能紊亂甚至失效，對飛行器造成不可預(yù)估的影響和損害[5]。因此，國內(nèi)外許多研究機構(gòu)對FPGA的SEU效應(yīng)進行了研究。

現(xiàn)在，對于FPGA的SEU效應(yīng)的測試方法主要有分析模型法、故障注人法以及現(xiàn)場錯誤數(shù)據(jù)分析法[6]。分析模型法主要針對小型電路系統(tǒng)，且其計算復(fù)雜，耗費人力;故障注人法是人為引入故障測試FPGA，但仍然與真實環(huán)境有差別;現(xiàn)場錯誤數(shù)據(jù)分析法目前主要是針對航天領(lǐng)域的FPGA測試，我國的航天某研究所與高校都曾做過實驗，將測試設(shè)備帶入太空，可以獲得真實有效的數(shù)據(jù)。

本測試系統(tǒng)采用的是現(xiàn)場錯誤數(shù)據(jù)分析法，主要對低空飛行器機載FPGA進行SEU測試。與航天部門的實驗相比，本測試系統(tǒng)具有成本低、測試周期短、靈活性強、算法復(fù)雜度小的特點。本文選擇我國青藏高原地區(qū)進行地面測試，青藏高原海拔在3000～5000m（測試點及其海拔高度分布如表I所示），大氣稀薄，空間輻射大，可以很好地模擬低空環(huán)境。

1 系統(tǒng)組成與測試原理

1.1 系統(tǒng)組成

該測試系統(tǒng)主要包括：樹莓派（Raspberry Pi）上位機與測試臺模塊，F(xiàn)PGA主控模塊，被測FPGA模塊，中子探測儀以及GPS模塊。系統(tǒng)整體組成如圖1所示。

樹莓派上位機采用Python語言編程[7]，用于實時存儲與顯示單粒子翻轉(zhuǎn)現(xiàn)象的測試結(jié)果;FPGA主控模塊作為被測FPGA的信號源，完成測試數(shù)據(jù)回讀，與原數(shù)據(jù)對比得出結(jié)果并經(jīng)過LVDS線[8]上傳到上位機;中子探測儀實時獲取測試點大氣中中子劑量，將中子檢測結(jié)果傳輸?shù)街骺谾PGA，由主控FPGA編幀發(fā)送到上位機存儲，以此作為判斷大氣粒子實時劑量的參考值;GPS模塊實時獲取測試點的經(jīng)緯度信息、年月日時分秒信息，同時為系統(tǒng)提供秒脈沖（PPS）信號，將其作為數(shù)據(jù)采集存儲基準觸發(fā)時鐘。

1.2 測試原理

1.2.1 SEU效應(yīng)原理

本文設(shè)計的測試系統(tǒng)，主要測試SRAM型FPGA的單粒子翻轉(zhuǎn)效應(yīng)。SRAM型FPGA編程功能是依靠無數(shù)個SRAM存儲單元存放的數(shù)值（“0”或“1”）[9]，本文測試的兩款FPGA分別為CycloneⅡ代（EP2C8T11418）和CycloneⅢ代產(chǎn)品（EP3CSE144C7），均為SRAM型FPGA。前者存儲單元數(shù)為16萬余個，后者總的存儲單元數(shù)為42萬余個。這兩個型號的FPGA均為實驗室常用型號，屬于中低集成度的常用芯片。圖2是典型的6T（6管）SRAM存儲單元結(jié)構(gòu)示意圖。

M₁與M₂組成一個CMOS反相器a，其中M₁的G端（柵極）與M₂的G端連結(jié)為輸入（in，與圖中的“Q”相連），M₁的S端（源極）接GND，M₂的S端接Vcc，M₁的D端（漏極）與M₂的D端連結(jié)作為輸出（out，與圖中的“Q非”相連）。M₃與M₄組成一個CMOS反相器b，由CMOS反相器a、b交叉耦合組成鎖存器[10]。根據(jù)CMOS管的通斷可以判斷SRAM的輸出值，具體對應(yīng)關(guān)系如表2所示。

根據(jù)圖2可知，當M₁與M₄導(dǎo)通，M₂與M₃關(guān)斷時，SRAM存儲單元內(nèi)容為“1”（即Q為“1”）。此時M₃的D端電勢為V_CC，所以M₃的漏極PN結(jié)處于反偏狀態(tài)。當空間環(huán)境中具有一定能量的重粒子射入M₃的漏極PN結(jié)附近時（圖3中被圈起的部分），在該高能粒子入射軌跡周圍的P型襯底被電離化形成耗盡層[11]，由此產(chǎn)生從M₄的S端到M₃的D端形成一個瞬間脈沖電流I_P。在M₄的內(nèi)部存在導(dǎo)通電阻R，在瞬間脈沖電流I_P的作用下，M₄的S端到D端之間形成一個壓降Ue，其計算公式為

Ue=I_P×R（1）

則，M₃的D端電勢降低為

U_D=U_CC-Ue（2）

當U_D 降低時，意味著M₁與M₂的G端電勢U_G也會降低。如果環(huán)境中高能粒子劑量較高，不斷入射到FPGA之中，I_P不斷增大就會使U_G降到比M₁關(guān)斷而M₂導(dǎo)通的臨界值U_SD還要小。一旦M₁關(guān)斷而M₂導(dǎo)通，M₁與M₂的D電勢變?yōu)閂_CC，即“Q非”從“0”跳變?yōu)椤?”，由于SRAM的驅(qū)動能力大于其鎖存能力，因而“Q”從“1”跳變?yōu)椤?”，發(fā)生了邏輯翻轉(zhuǎn)，存儲單元存儲的內(nèi)容從原來的“1”變?yōu)椤?”[12]，即SEU。

1.2.2 測試系統(tǒng)工作原理

主控FPGA發(fā)送測試數(shù)據(jù)地址給被測FPGA，同時計時器進行計時，在規(guī)定時間內(nèi)未收到被測FPGA返回的數(shù)據(jù)則發(fā)送錯誤標志給Raspberry Pi;否則將被測FPGA返回的數(shù)據(jù)與預(yù)定的數(shù)據(jù)進行比較，如果相等則說明沒有發(fā)生SEU，發(fā)送正確標志給Raspberry Pi，否則發(fā)送錯誤標志。主控FPGA每發(fā)送一個地址，地址加1，從RAM中讀取的數(shù)據(jù)地址也加1，在被測FPGA的RAM中的內(nèi)存初始化文件中，其每一個地址上的數(shù)據(jù)都不相同，這樣數(shù)據(jù)就可以不斷變化并且逐個比較。測試信號流及方法如圖4所示。

此外，為了使被測FPGA的RAM覆蓋率達到90%以上，該系統(tǒng)根據(jù)被測FPGA不同邏輯存儲容董巍量置不同數(shù)量RAM。RAM的數(shù)量根據(jù)被測FPGA的BANK數(shù)量來劃分，即EP2具有4個BANK，就分配4個RAM，從不同BANK的引腳中各挑選一對作為控制FPGA與被測FPGA的連接引腳，EP3則為8對，在控制FPGA主控程序中循環(huán)切換，以此來保證被測FPGA的被測存儲單元達到最大可能。

2 系統(tǒng)軟件設(shè)計

2.1 主控FPGA邏輯設(shè)計

主控FPGA為本系統(tǒng)的核心模塊，其功能主要為接收測試臺的控制指令，編幀處理中子探測儀與GPS模塊的數(shù)據(jù)，接收對比被測FPGA的數(shù)據(jù)并編幀發(fā)送到樹莓派上位機。每測試完成一個循環(huán)，主控FPGA需要判斷上位機是否下發(fā)停止測試指令。具體工作流程如圖5所示。

2.2 上位機邏輯設(shè)計

本系統(tǒng)采用樹莓派作為上位機，其主要功能是接收測試結(jié)果，記錄測試次數(shù)，顯示測試結(jié)果，將測試結(jié)果、GPS報文信息和中子探測儀的數(shù)據(jù)存儲到SD卡中。其工作流程如圖6所示。

3 單粒子翻轉(zhuǎn)測試結(jié)果及分析

在青藏高原測試時間共8d，分6個測試點，依次是西寧郊區(qū)、青海湖、格爾木市區(qū)、拉薩市區(qū)、羊卓雍錯和納木錯。將保存在SD卡的測試結(jié)果數(shù)據(jù)讀出并進行統(tǒng)計分析，本文顯示的結(jié)果是經(jīng)過長時間測試提取的具有參考意義的部分，時長均為2h（即橫軸時間為7200s）;中子輻射曲線是相對應(yīng)的2h的大氣中子劑量，單位微西弗每小時（μSv/h）;FPGA誤碼分布曲線，1代表正常，0代表存在誤碼。

圖7、圖8分別顯示了在西寧郊區(qū)和納木錯實驗采集的數(shù)據(jù)用Matlab處理的結(jié)果。根據(jù)Matlab處理結(jié)果，對比兩個地點的具體測試情況可知：1）在海拔相對較低的地點（西寧），中子輻射劑量0μSv/h和5μSv/h比較多，SEU事件次數(shù)基本為0：CycloneⅡ代FPGA芯片SEU次數(shù)為0，CycloneⅢ代FPGA芯片大致在第4200s的時候翻轉(zhuǎn)了1次;2）在海拔相對較高的地點（納木錯），中子輻射劑量5，10，15μSv/h較多，且最大值達到了25μSv/h，SEU事件次數(shù)也有所增多：CycloneⅡ代FPGA芯片大致在第4600s和5300s翻轉(zhuǎn)了2次，CycloneⅢ代FPGA芯片在第1500s和第6500s之間翻轉(zhuǎn)了5次。

由上述分析可以簡單得出，中子輻射劑量和FPGA芯片的SEU事件與海拔高度有一定的關(guān)聯(lián)性。表3是6個測試點的大氣中子劑量最大值統(tǒng)計表，表4是6個測試點的單粒子翻轉(zhuǎn)次數(shù)統(tǒng)計表。

分析表3可知，中子輻射的劑量值在隨著海拔的升高而緩慢增大;分析表4可知，隨著海拔的升高，不論是Cyclone Ⅱ代FPGA芯片還是CycloneⅢ代FPGA芯片，SEU發(fā)生的概率都在不斷增大。綜合以上兩點可得，空氣中子劑量的增多會使FPGA芯片發(fā)生SEU事件的概率增大。

將表3與表4統(tǒng)計分析與表1所示的測試地點地理信息分布結(jié)合分析，可以看出單粒子翻轉(zhuǎn)現(xiàn)象與海拔高度有一定的線性關(guān)系：隨著海拔的升高、以及越接近珠峰方向，大氣中子劑量值也就越高，F(xiàn)PGA發(fā)生SEU的概率也就越大，該結(jié)論與預(yù)期一致。

4 結(jié)束語

本文通過樹莓派與FPGA結(jié)合使用，同時存儲與顯示FPGA的SEU效應(yīng)測試結(jié)果，可以實時得知被測FPGA的失效情況。該測試系統(tǒng)在青藏高原的6個地點進行實地測試，獲得了大量低空（海拔3000～5000m）環(huán)境下FPGA的SEU效應(yīng)數(shù)據(jù)，驗證了在低空環(huán)境下，F(xiàn)PGA發(fā)生單粒子效應(yīng)的可能性。該測試系統(tǒng)體積小、質(zhì)量輕、便于攜帶，且測試結(jié)果具有實時性，能及時反饋給實驗人員，極大地簡化了FPGA的SEU效應(yīng)測試流程。

現(xiàn)階段的FPGA選型評價，需要從產(chǎn)品的需求方面分析，如邏輯復(fù)雜度、FPGA發(fā)生SEU概率等方面綜合考慮。對于一般的地面設(shè)備，邏輯復(fù)雜度低的，且屬于低海拔地區(qū)，則基本不需要考慮FPGA的SEU效應(yīng)，選擇邏輯門較少的FPGA即可實現(xiàn)功能;對于邏輯復(fù)雜度要求較高的，海拔較高，單粒子輻射較強的區(qū)域，則需要考慮使用邏輯門較多的FPGA，且必要時需要進行單粒子防護與加固。本系統(tǒng)可以為包括民用飛機、戰(zhàn)斗機等在內(nèi)的低空飛行器上FPGA的選型提供一種測試方式。

參考文獻

[1]馮穎，劉忠健.單粒子效應(yīng)對飛行器的影響分析及防護技術(shù)[J].強度與環(huán)境，2011，38（1）：26-30.

[2]鄭曉云，王紹舉.SRAM型FPGA單粒子翻轉(zhuǎn)模擬系統(tǒng)研究[J].紅外與激光工程，2014，43（S1）：164-168.

[3]薛茜男，張道陽，李穎，等.航空高度FPGA單粒子翻轉(zhuǎn)飛行實驗及失效分析[J].強激光與粒子束，2016，28（12）：124102-1-124102-7.

[4]侯建文，張愛兵，鄭香脂，等.FPGA單粒子翻轉(zhuǎn)事件在軌探測研究[J].宇航學(xué)報，2014，35（4）：454-458.

[5]JAHANIRAD H，MOHAMMADI K.Reliable Iimple-mentation on SRAM-based FPGA using evolutionarymethods[J].Iete Journal of Research，2013，59（5）：597-603.

[6]鄭曉云，王紹舉.SRAM型FPGA單粒子翻轉(zhuǎn)模擬系統(tǒng)研究[J].紅外與激光工程，2014，43（S1）：164-168.

[7]唐俊，蔣健，謝申喜.基于樹莓派的能耗數(shù)據(jù)采集網(wǎng)卡設(shè)計[J].測控技術(shù)，2017，36（3）：98-106.

[8]胡曉峰，王紅亮，彭晴晴.可擴展級聯(lián)式機載數(shù)據(jù)采集系統(tǒng)設(shè)計[J].中國測試，2017，43（6）：83-87.

[9]丁朋程.基于SRAM型FPGA的抗單粒子效應(yīng)容錯技術(shù)的研究[D].蘭州：西北師范大學(xué)，2013.

[10]孫洪波，韓學(xué)濤，王玉濤，等.SRAM型FPGA單粒子翻轉(zhuǎn)防護工程實現(xiàn)[J].電子科學(xué)技術(shù)，2015，2（2）：144-149.

[11]CIANI L，CATELANI M.A fault tolerant architecture toavoid the effects of Single Event Upset（SEU）in avionicsapplications[J].Measurement，2014，54（6）：256-263.

[12]馬寅，安軍社，王連國，等.基于Scrubbing的空間SRAM型FPGA抗單粒子翻轉(zhuǎn)系統(tǒng)設(shè)計[J].空間科學(xué)學(xué)報，2012，32（2）：270-276.