基于HfNx∶Zn薄膜的負微分阻變存儲器

王中強，張 雪，齊 猛,凡井波，嚴梓洋，李壯壯

(東北師范大學 a．物理學院;b．物理學國家級實驗教學示范中心(東北師范大學)，吉林 長春 130024)

隨著大數(shù)據(jù)時代的來臨，信息存儲量呈現(xiàn)爆發(fā)式增長，對信息存儲器件的存儲密度以及擦寫速度等性能提出了更高要求[1-2]. 對目前通用的Flash存儲器而言，其器件可靠性將會隨著尺寸進一步縮小而變差[3]. 因此，近年來涌現(xiàn)出多種新型的非易失性存儲技術用于取代Flash型存儲器，包括鐵電存儲器、磁存儲器、相變存儲器、阻變存儲器等[2,4-7]. 其中，阻變式存儲器因具有存儲密度高、擦寫速度快以及低功耗等優(yōu)勢，有潛力成為新一代存儲器[1-2]. 多家國際著名電子公司都在此領域開展了研發(fā)工作，如三星、惠普、東芝、索尼、閃迪、IBM等. 阻變層材料包括很多種類，如金屬氧化物、硫化物、氮化物以及有機材料等均能觀察到阻變現(xiàn)象[7-11]. 其中，氮化物由于具有導熱率高、絕緣性好以及高電容率等特點，引起了廣泛的關注[12-14]. Hong和Kim等基于SiN/AlN材料，實現(xiàn)了優(yōu)異的阻變性能，例如快速的轉換時間(<10 ns)、高循環(huán)耐受性(108次)及較低運行電流(<10 μA))[12,14]. 然而，目前氮化物體系的阻變機制尚未明確. 同時，氮化物基阻變存儲器運行過程中經(jīng)常存在著很大的隨機性，從而引起較高的阻變參量波動性，如高低阻態(tài)和轉變電壓. 因此，高可靠性氮化物阻變存儲器件的構筑同樣是非常重要的. 本文利用原子層沉積方法，制備了基于HfNx∶Zn薄膜的阻變式存儲器件，探究了器件的阻變行為，分析了出現(xiàn)負微分電阻現(xiàn)象的原因及其阻變機制. 本文工作是在近代物理實驗教學過程中結合實際現(xiàn)象，培養(yǎng)本科生發(fā)現(xiàn)問題和解決問題能力的一次課程嘗試.

1 實 驗

實驗器件制作方法如下：

1)利用原子層沉積方法將HfN與ZnN薄膜交替沉積在Pt/Ti/SiO2/Si襯底上. Pt/Ti/SiO2/Si襯底提供Pt金屬底電極，是阻變存儲器制備過程中常用的襯底[9,15-16]. Pt金屬層(100 nm)作為器件的底電極，SiO2/Si(200 nm/500 μm)硬質襯底與CMOS工藝相兼容, 而引入Ti層(30 nm)能夠增加Pt與SiO2/Si硬質襯底兩者間的粘附性[15-16]. 其中Pt金屬層的橫向電阻約為20 Ω，經(jīng)計算其電阻率約為4.0×10-7Ω·m，接近于常用金屬絲的電阻率(2.2×10-7Ω·m)，具有很好的導電性. 在薄膜交替生長的周期中所采用的載氣氣體均為N2，吹掃時間均為30 s. 鉿源(四二甲氨基鉿)和鋅源(二乙基鋅)的劑量控制時間為0.2 s，等離子體的反應時間為20 s. 薄膜沉積過程循環(huán)了100個生長周期，其沉積溫度和壓強分別為250 ℃和0.1 Torr(1 Torr≈133.3 Pa).

2)薄膜制備結束后，放置于馬弗爐內(nèi)600 ℃退火30 min.

3)在直徑為400 μm掩膜版的輔助下，利用熱蒸鍍的方法將Au制備于HfNx∶Zn薄膜上，形成頂電極.

最終所獲得的Au/HfNx∶Zn/Pt阻變式存儲器件結構如圖1所示. 利用美國安捷倫公司的Agilent B1500A半導體分析儀分析與測試器件的電學性質. 在測試中，將Pt底電極接地，在Au頂電極施加正或者負電壓.

圖1 Au/HfNx∶Zn/Pt阻變式存儲器件的結構圖

2 結果與討論

2.1 HfNx∶Zn薄膜的表征

采用德國布魯克公司的DIMENSIONICON型號原子力顯微鏡和日本理學公司的D/MAX2500型號X射線衍射儀對HfNx∶Zn薄膜的結構組成以及物相結構進行表征.

圖2是HfNx∶Zn薄膜表面的AFM測試圖像，其粗糙度Ra=1.41 nm，結果表明該薄膜生長具有高均一性.

圖2 HfNx∶Zn薄膜表面的AFM測試圖像

圖3是HfNx∶Zn薄膜的XPS能譜，其中Hf 4f，Zn 2p，N 1s峰位分別位于18.4 eV和16.8 eV,1 046.3 eV和1 023.2 eV,398.3 eV，與文獻[17-18]報道的能級一致. 結果表明薄膜是由Hf，Zn和N元素組成，各元素所占的質量分數(shù)分別為42.3%，9.2%和48.5%. N元素的質量分數(shù)較HfN理論化學式有一定程度降低，這證明Zn元素的摻入在薄膜中引入了大量的N空位缺陷.

(a)Hf 4f

(b) Zn 2p

(c) N 1s圖3 薄膜中Hf 4f ,Zn 2p和N 1s的XPS 能譜

圖4是HfNx∶Zn薄膜與摻雜Zn前的HfNx的X射線衍射圖譜. XRD圖譜顯示在HfNx摻雜Zn元素之前，其晶格結構是非晶狀態(tài). 而HfNx∶Zn薄膜的XRD圖譜則顯示出一些尖銳的特征衍射峰與Zn3N2的結構標準譜圖一致[19]，這說明在HfNx∶Zn薄膜中存在Zn3N2的結晶體，也驗證Zn元素的確摻入了薄膜.

圖4 HfNx∶Zn薄膜的XRD能譜表征

2.2 HfNx∶Zn器件阻變性能表征

器件運行過程中設置1 mA的限制電流(ICC)，用于避免器件產(chǎn)生永久性擊穿. 器件測試中采用直流掃描電壓模式，器件開啟(SET)與關閉(RESET)的電壓掃描區(qū)間分別為0 V→2 V→0 V 和0 V→-2 V→0 V. 定義電流正方向為由頂電極流向底電極.

圖5所示為Au/HfNx∶Zn/Pt器件的I-V特征曲線. 在器件開啟過程中：在正向電壓掃描區(qū)間為1.5～2 V時，器件電流隨著電壓增大而減少，即負微分電阻效應[11,20]；而當正向電壓由2 V回掃至約0.7 V時，電流量級突然增加，器件由高阻態(tài)(HRS)向低阻態(tài)(LRS)轉變. 此時的電壓被稱為開啟電壓(VSET). 在器件關閉過程中，通過對器件施加反向掃描電壓0 V→-2 V→0 V，在電壓達到約-0.7 V時器件電流達到最大值后發(fā)生急劇降低，器件狀態(tài)由LRS向HRS轉變. 此時的電壓和最大值電流被稱為關閉電壓(VRESET)和關閉電流(IRESET).

圖5 Au/HfNx∶Zn/Pt器件的單次I-V特征曲線

如圖6所示，器件在進行50組I-V特征曲線的循環(huán)過程，器件電阻可以通過開啟和關閉過程在高阻態(tài)和低阻態(tài)之間進行相互切換，展示了器件良好的運行重復性.

圖6 Au/HfNx∶Zn/Pt器件多次循環(huán)的I-V特征曲線

上述結果表明，Au/HfNx∶Zn/Pt器件具有雙極性的阻變特性，將之應用于信息存儲有很好的發(fā)展?jié)摿?

為了進一步測試Au/HfNx∶Zn/Pt器件運行的可靠性，對連續(xù)100組循環(huán)耐受性I-V曲線進行統(tǒng)計.

圖7是器件高阻態(tài)和低阻態(tài)隨循環(huán)次數(shù)的變化情況. 器件高阻值主要分布在105～106Ω之間，而低阻值主要分布在102～103Ω之間. 因此器件的存儲窗口值基本保持在大于103的范圍內(nèi)，足以用于區(qū)分HRS與LRS.

圖7 100次連續(xù)循環(huán)測試中器件的 高阻態(tài)和低阻態(tài)分布

研究器件的保持特性，如圖8所示，即使在85 ℃下器件也具有良好的保持特性. 在105s的信息保持時間下，器件的高阻和低阻并無明顯的退化，也證實了器件信息的非易失性.

圖8 在85 ℃下器件高阻態(tài)和低阻態(tài)的信息保持特性

圖9(a)是器件在100組循環(huán)后VSET與VRESET的累計概率分布，其波動性大小分別為3.5%和8.5%,其中波動性被定義為電壓分布標準差與平均值的比值. 圖9(b)是100次循環(huán)測試器件高低阻的累計概率分布，其波動性大小分別為13.5%和10.1%.

(a)電壓

(b)電阻圖9 100組循環(huán)后器件的電壓與電阻波動性累計概率

綜上所述，Au/HfNx∶Zn/Pt器件具有較低的阻變波動性和可靠的阻變性能.

Au/HfNx∶Zn/Pt器件能夠展示多級存儲的功能. 根據(jù)文獻[8]報道，器件的低阻值能夠通過限制電流大小進行調節(jié). 如圖10所示，通過將限制電流由1 mA改變至800 μA 和500 μA,器件低阻可以由約102Ω調節(jié)至約103Ω. 從圖10可以看出，以上3種低阻態(tài)可以清晰地得到分辨，能夠在實現(xiàn)多級存儲時避免運行過程中的誤讀操作.

圖10 不同限制電流下Au/HfNx∶Zn/Pt器件 典型的I-V曲線

圖11是器件各阻態(tài)1 000個循環(huán)周期的耐久性測試，器件并未出現(xiàn)任何明顯退化，其窗口值仍然能夠保持在100左右.

圖11 1 000組循環(huán)耐受性測試電阻的分布

圖12是通過定量統(tǒng)計的不同限制電流下窗口值的波動性，在1 mA，800 μA和500 μA的限制電流下，器件多級電阻態(tài)的相對波動分別僅為11.4%，7.7%和9.5%. 高度均一的阻變行為和高窗口值確保了電阻態(tài)之間沒有誤讀現(xiàn)象，這也表明了Au/HfNx∶Zn/Pt器件在高密度多級存儲具有潛在應用.

圖12 1 000組循環(huán)耐受性測試電阻波動性的統(tǒng)計

為了評估器件的擦寫速度，采用的實驗設備包括脈沖發(fā)生器(3390，Keithley)、示波器、存儲器單元和負載電阻器. 通過阻變過程中“輸入信號”和“輸出信號”之間的延遲時間來估算阻變的切換速度. 圖13將幅度和寬度為[2 V/0.5 μs]/[-2 V/0.5 μs]的SET/RESET脈沖施加在器件上，實現(xiàn)器件在高阻態(tài)與低阻態(tài)間的切換，其開啟和關閉時間分別約為150 ns和130 ns.

(a)器件開啟

(b)器件關閉圖13 器件開啟和關閉的時間脈沖測試

上述結果說明Au/HfNx∶Zn/Pt器件具有快速擦寫功能.

2.3 阻變機制討論

為了探究Au/HfNx∶Zn/Pt器件運行的阻變機制，對器件高阻態(tài)和低阻態(tài)的導電機制進行了分析. 圖14是器件高低阻態(tài)在對數(shù)坐標下的伏安特性曲線，圖15是HRS高電壓區(qū)域電流與電壓的擬合.

圖14 器件在高阻態(tài)和低阻態(tài)對應的對數(shù)I- V曲線

圖15 HRS高電壓區(qū)域電流與電壓的擬合

可以看出高阻態(tài)和低阻態(tài)呈現(xiàn)著不同的導電機制. 器件低阻態(tài)中電流與電壓的對數(shù)曲線呈線性依賴性，其曲線斜率接近于1，表明其符合歐姆定律. 而對于高阻態(tài)I-V曲線則相對復雜，主要由3個區(qū)域組成:

1)在低電壓區(qū)域(<0.3 V)，曲線斜率接近于1，符合歐姆定律，其電子傳輸機制能夠被熱離子發(fā)射所解釋[21].

2)在較高電壓區(qū)域(0.3～0.7 V)，其曲線斜率接近于1.6(如圖15所示)，此I-V曲線能夠通過陷阱控制的空間電荷限制電流(SCLC)模型表示為[21-22]

其中，lnI與lnV成線性關系,n和nt分別是自由電子和捕獲電子的濃度. 因此，此區(qū)域的傳輸特性主要依賴于薄膜體內(nèi)缺陷態(tài)對于電子的捕獲作用[22]. 與圖3中XPS能譜分析結果相對應，HfNx∶Zn薄膜中存在的大量N空位缺陷態(tài)可能在此階段起到主要作用.

3)在高電壓區(qū)域(0.7～2 V)，器件電流隨電壓增加而降低，呈現(xiàn)典型的負微分電阻(NDR)效應. 根據(jù)文獻[20]報道，不同于上一階段的體內(nèi)缺陷態(tài)起主要作用，具有負斜率的負微分電阻行為很有可能與界面缺陷態(tài)有關. 根據(jù)圖14所示的SCLC傳導機制[20]，從Pt電極注入的載流子被體內(nèi)缺陷態(tài). 隨著體缺陷態(tài)的填充，導致薄膜電阻降低，最終施加的偏壓逐漸開始作用于界面態(tài). 因此，施加相對高的偏壓(>0.7 V)會導致Au/HfNx界面處的費米能級顯著上升，電子將被低于費米能級的界面態(tài)捕獲[11]. 因此，電流隨著電壓的增加而降低，在器件開啟過程中出現(xiàn)了負微分電阻現(xiàn)象.

3 結 論

利用原子層沉積的方法，通過HfNx∶Zn薄膜制備了可以穩(wěn)定運行的Au/HfNx∶Zn/Pt阻變式存儲器件. 該器件具有很高的窗口值(103)、良好的保持時間(85 ℃下105s)以及快速擦寫速度(約150 ns),展示出了優(yōu)異可靠的器件性能. 通過調節(jié)限制電流的大小，能夠有效地調節(jié)器件的低阻值，實現(xiàn)了多級存儲的功能. 通過對開啟過程中不同電壓區(qū)域的I-V曲線擬合，可以得知阻變機制是由體內(nèi)缺陷態(tài)誘導的空間電荷限制電流引起的. 同時，器件阻變過程中所發(fā)生的負微分電阻現(xiàn)象，可以歸因于界面態(tài)變化所致. 上述結果表明，Au/HfNx∶Zn/Pt器件在發(fā)展信息存儲方面具有非常好的前景，有望成為新興電子器件的重要選擇之一. 遵循“發(fā)現(xiàn)新現(xiàn)象-探究物理原因-探索新應用”的新思路，本文工作也是培養(yǎng)本科生理論與實驗結合能力的課程改革的有益嘗試.