張明文,尹勇生,鄧紅輝
(1.武夷學(xué)院 機(jī)電工程學(xué)院,福建 武夷山 354300;2.合肥工業(yè)大學(xué) 微電子所,安徽 合肥 230009)
目前芯片的功能越來越多,集成度越來越高,時(shí)鐘信號(hào)做為當(dāng)前很多芯片必不可少的組成部分[1]。時(shí)鐘可以用外部晶體振蕩器產(chǎn)生,也可以用片內(nèi)振蕩器來產(chǎn)生。但片外的晶體振蕩器,功耗較大,無法集成在芯片內(nèi)部[2],成本較高,同時(shí)占用了PCB電路板的面積和芯片引腳。而RC振蕩器由于結(jié)構(gòu)簡單、易于CMOS工藝集成、功耗低等優(yōu)勢[3]而成為目前片內(nèi)集成振蕩器的首選。但同時(shí)RC振蕩器存在著頻率不穩(wěn)、易受電源電壓、工藝偏差和比較器延時(shí)干擾等問題[4]。
在分析傳統(tǒng)RC振蕩器的基礎(chǔ)上提出了一種改進(jìn)型的RC振蕩器,使其克服了頻率不穩(wěn)定、易受工藝偏差和比較器失調(diào)、延時(shí)影響等問題。
圖1 傳統(tǒng)RC振蕩器及其時(shí)序圖Figure 1 Traditional RC oscillator and its timing diagram
傳統(tǒng)的RC振蕩器結(jié)構(gòu)和時(shí)序圖[5]如圖1所示。主要利用電流源在電阻R和電容C上產(chǎn)生電壓,利用比較器比較其電壓,并周期性對(duì)電容進(jìn)行充放電來實(shí)現(xiàn)。具體工作原理如下:電路剛開始工作時(shí)假定VO為低電平,此時(shí)M1截止,電流I1在電阻R上產(chǎn)生VR=R*I1的電壓,電流I2對(duì)電容C充電產(chǎn)生VC電壓,當(dāng)VC電壓超過VR后比較器翻轉(zhuǎn),輸出VO變?yōu)楦撸_關(guān)管M1導(dǎo)通,電容C通過M1開始放電,由于比較器失調(diào)和延時(shí)[6]的存在,輸出VO并不是立即翻轉(zhuǎn),電容C會(huì)持續(xù)放電一段時(shí)間,VC電壓趨近于0,此時(shí)VO變?yōu)榈碗娖?,開關(guān)管M1關(guān)斷,電流I2開始對(duì)電容C充電。以上過程不斷重復(fù),電路就是在這樣的循環(huán)中產(chǎn)生出振蕩的VO。其時(shí)序圖也見圖1,VR=R*I1為定值,電容電壓VC慢慢線性增加,在VC等于VR時(shí)由于比較器存在失調(diào)和延時(shí),VO并不是立即翻轉(zhuǎn),而是保持原狀態(tài),直到VC電壓上升到VC=R*I1+VOS,其中為VOS比較器的失調(diào)電壓,這個(gè)時(shí)候VO才翻轉(zhuǎn),比較器的失調(diào)電壓最終會(huì)轉(zhuǎn)化成總的延時(shí)時(shí)間,充電時(shí)間主要取決于電阻R、電容C的大小、電流I1和I2的比例和延時(shí)時(shí)間。VO翻轉(zhuǎn)后,M1開啟,電容C開始放電,放電時(shí)間取決于電容C的大小和M1晶體管所允許流過的電流大小。在一個(gè)振蕩周期中,其周期時(shí)間由充電時(shí)間tCharge、延時(shí)時(shí)間tdelay和放電時(shí)間tdisCharge組成[7],其中為了表示方便,將tCharge表示為t1、延遲時(shí)間tdelay表示為t2和放電時(shí)間tdisCharge表示為t3。由圖1中可得式(1)、(2):
電容的充電時(shí)間為:
由上式(2)可知在振蕩器的一個(gè)周期中,振蕩器的振蕩周期與電流I1、I2、電阻R的數(shù)值、電容C的數(shù)值、延時(shí)時(shí)間和放電時(shí)間都有關(guān)系。其中,放電時(shí)間又和電容C和M1晶體管有關(guān)。這樣,從總體來看,振蕩器的振蕩周期與電流I1、I2、電阻R的數(shù)值、電容C的數(shù)值、延時(shí)時(shí)間和M1晶體管有關(guān)。為簡化分析假定電流I1、I2成比例關(guān)系。這時(shí)振蕩器的振蕩周期只與電阻R的數(shù)值、電容C的數(shù)值、延時(shí)時(shí)間和M1晶體管有關(guān)。在振蕩器設(shè)計(jì)中,頻率是重要的指標(biāo),而頻率和周期有關(guān)。為了保證頻率穩(wěn)定度,要做好這些器件參數(shù)的匹配、減小或者消除比較器的失調(diào)和延時(shí)、保證電阻R、電容C與M1晶體管的精度[8]。然而,1)在充電階段,需要電阻R和電容C產(chǎn)生電壓,在半導(dǎo)體工藝中,電阻R和電容C是兩種不同的器件,它們的特性是不相同的,要使兩者產(chǎn)生相同的電壓是很困難的;2)在振蕩器實(shí)際工作之間,振蕩器的翻轉(zhuǎn)主要靠比較器兩端電壓的差值來確定,這個(gè)差值又會(huì)受到比較器有限增益和失調(diào)電壓的影響;3)放電時(shí)間很容易受到開關(guān)管和電容的影響;4)電路內(nèi)產(chǎn)生的參考電壓又很容易受電源電壓和溫度的影響。以上四點(diǎn)容易造成RC振蕩器的頻率不穩(wěn)定。因此根據(jù)公式(2)和以上分析,傳統(tǒng)的振蕩器振蕩周期由充電時(shí)間tCharge、延時(shí)時(shí)間tdelay和放電時(shí)間tdisCharge三部分組成,三部分時(shí)間相互獨(dú)立又分別受不同的因素影響很難恒定,所以造成傳統(tǒng)的振蕩器振蕩頻率不穩(wěn)定?;诖吮疚奶岢鲆环N新的改進(jìn)型RC振蕩器,在新型振蕩中,將只有充電時(shí)間tCharge和放電時(shí)間tdisCharge兩部分組成,與延時(shí)時(shí)間tdelay沒有關(guān)系。其中,放電時(shí)間tdisCharge占大部分周期時(shí)間,充電時(shí)間tCharge只占小部分周期時(shí)間,這樣振蕩周期基本只受放電時(shí)間tdisCharge的影響,從而實(shí)現(xiàn)了振蕩頻率的穩(wěn)定。
改進(jìn)后的RC振蕩器結(jié)構(gòu)圖如圖2所示,主要由開關(guān)電容分壓模塊[9]、比較器、施密特觸發(fā)器、周期控制結(jié)構(gòu)和反相器組成。
圖2 改進(jìn)的RC振蕩器Figure 2 Improved RC oscillator
其工作原理如下:當(dāng)CK為0時(shí),開關(guān)管M1、M2導(dǎo)通,等值的電容C1和C2開始通過電源電壓儲(chǔ)能,此時(shí),M3和M4截止,Va輸出低電平,同時(shí)開關(guān)管M6導(dǎo)通,開始給電容C3充電,VC電壓開始上升,經(jīng)施密特觸發(fā)器和反相器整型后變成接近電源電壓的數(shù)值,遠(yuǎn)遠(yuǎn)超過Va,這時(shí)比較器反轉(zhuǎn),輸出低電平,CK變?yōu)楦唠娖?,開關(guān)管 M3、M4和 M5導(dǎo)通,M1和 M2截止,電容C1和C2并聯(lián)往外輸出定值電壓,此時(shí)開關(guān)管M7導(dǎo)通,電容C3通過電阻R和M7開始放電,VC電壓不斷降低,經(jīng)施密特觸發(fā)器和反相器整型后變成接近0的數(shù)值,遠(yuǎn)低于Va,比較器反轉(zhuǎn),輸出高電平。
圖3 開關(guān)電容分壓模塊Figure 3 Switched capacitor voltage dividermodule
開關(guān)電容分壓模塊工作狀態(tài)如圖3所示,其中CK 為 0 即低電平時(shí),M1、M2導(dǎo)通,M3、M4和 M5截止,開關(guān)電容分壓模塊可簡化為如圖3(a)所示,為儲(chǔ)能階段,儲(chǔ)存的總能量為Q=2*C*Vdd,C1=C2=C則每個(gè)電容儲(chǔ)存的能量為QC1=QC2=0.5*C*Vdd。當(dāng)CK為1即高電平時(shí),M1、M2截止,M3、M4和 M5導(dǎo)通,開關(guān)電容分壓模塊可簡化為如圖3(b)所示,此時(shí)兩個(gè)電容C1、C2并聯(lián)向外提供電壓,其電壓值Va=0.5*Vdd,約為電源電壓的一半。
周期控制結(jié)構(gòu)見圖2,當(dāng)CK為0即低電平時(shí),M6導(dǎo)通,M7截止,電容開始充電,VC電壓開始上升,當(dāng)超過施密特觸發(fā)器的觸發(fā)電平時(shí),施密特觸發(fā)器翻轉(zhuǎn)輸出低電平,經(jīng)反相器整形后輸出接近電源電壓的高電平Vb,此時(shí)Vb遠(yuǎn)高于Va,比較器翻轉(zhuǎn),輸出低電平,CK變?yōu)楦唠娖?,M7導(dǎo)通,M6截止,電容通過電阻R和M7開始放電,這里電阻R的作用一是讓VC維持在一個(gè)比較大數(shù)值,二是延長電容C的放電時(shí)間,使傳統(tǒng)結(jié)構(gòu)中時(shí)鐘信號(hào)的周期由充電和放電周期組成,變?yōu)榉烹姇r(shí)間占主要,充電時(shí)間只占很小的比例。由于充電和放電電流很難完全相等,所以充電和放電時(shí)間之和恒定是很困難的,但是保證一個(gè)電流一致是容易的。當(dāng)?shù)陀谑┟芴赜|發(fā)器的觸發(fā)電平時(shí),施密特觸發(fā)器翻轉(zhuǎn)輸出高電平,經(jīng)反相器整形后輸出接近地的電平Vb,此時(shí)Vb遠(yuǎn)于低Va,比較器翻轉(zhuǎn),輸出高電平,CK變?yōu)榈碗娖?。在該結(jié)構(gòu)中,設(shè)流過M6的電流為ICharge,流過M7的電流為IdisCharge,則可得公式(3)
根據(jù)電荷守恒和式(3),可得公式(4)
由式(3)和式(4)可得:
即在這種結(jié)構(gòu)中,最后的放電時(shí)間只和RC有關(guān)。據(jù)上面分析,tdisCharge遠(yuǎn)大于tCharge,我們按最后產(chǎn)生的時(shí)鐘信號(hào)為90%占空比,則時(shí)鐘信號(hào)周期T=tCharge+tdisCharge=1.11 RC。在本設(shè)計(jì)中,取 C3=1.5 pF,R=30 kΩ。
圖4 比較器和施密特觸發(fā)器結(jié)構(gòu)圖Figure 4 Comparator and schmitt flip-flop structure
本設(shè)計(jì)采用的比較器和施密特觸發(fā)器結(jié)構(gòu)[10,11]如圖4所示,比較器為傳統(tǒng)的P輸入兩級(jí)結(jié)構(gòu)。由于工藝制造偏差等因素,比較器會(huì)存在失調(diào),由于本設(shè)計(jì)是低功耗設(shè)計(jì),比較器的電流較小,所以比較器會(huì)存在延時(shí),同時(shí),延時(shí)還容易隨著電源電壓的變化而變化,失調(diào)和延時(shí)都會(huì)傳遞到比較器的輸出端,進(jìn)而都會(huì)影響時(shí)鐘信號(hào)的頻率穩(wěn)定度,而本設(shè)計(jì)的結(jié)構(gòu)則可以有效地抑制失調(diào)和延時(shí)的非理想因素影響。因?yàn)槿绻娐氛袷幊龅腃K信號(hào)受非理想因素影響,這種非理想性就會(huì)在Va上反映出來,同樣,這種非理想性也會(huì)傳遞到Vb上,Va、Vb做為比較器輸入端,兩者的非理想性就會(huì)相互抵消,從而減小非理想性的影響。
整個(gè)電路設(shè)計(jì)是基于tsmc 0.18μm CMOS 1.8 V工藝實(shí)現(xiàn),其中,C1=C2=0.6 pF,C3=1.5 pF,R=30 kΩ。在Cadence spectre下仿真結(jié)果圖5-7和表1、2顯示:
圖5 RC振蕩器的Vout輸出圖Figure 5 Vout output diagram of RC oscillator
圖6 周期控制結(jié)構(gòu)Vc輸出波形圖Figure 6 Outputwaveform of periodic control structure Vc
圖7 開關(guān)電容分壓模塊的輸出波形圖Figure 7 Outputwaveform of switched capacitor voltage dividermodule
Corner仿真結(jié)果如下:其中電源電壓波動(dòng)10%,
表1 電路的仿真測試結(jié)果Table 1 Circuit simulation test results
表2 與參考文獻(xiàn)的比較Table 2 Comparisonswith references