基于Slave FIFO模式的光柵尺精度檢測(cè)系統(tǒng)接口程序設(shè)計(jì)

俞顯佳 ，韓 錦 ，任 湘

（1.廣東省佛山市質(zhì)量計(jì)量監(jiān)督檢測(cè)中心，廣東 佛山528225；2.廣東工業(yè)大學(xué)機(jī)電學(xué)院，廣東 廣州 510006）

0 引言

光柵尺在制造行業(yè)中具有極其廣泛的應(yīng)用[1-3]，因此光柵尺精度檢測(cè)系統(tǒng)對(duì)檢測(cè)增量式光柵尺產(chǎn)品是否滿足精度要求、保證出廠產(chǎn)品合格率具有重要意義。精度檢測(cè)系統(tǒng)的接口用于連接系統(tǒng)上位機(jī)和下位機(jī)兩個(gè)部分，構(gòu)建兩者通信的橋梁，實(shí)現(xiàn)兩者之間數(shù)據(jù)傳輸。一些光柵尺生產(chǎn)制造公司針對(duì)其產(chǎn)品開(kāi)發(fā)了光柵尺精度檢測(cè)的工具套件，但是這些套件往往難以兼容其他公司產(chǎn)品。也有研究探討設(shè)計(jì)通用光柵尺精度檢測(cè)系統(tǒng)[4-5]，這些系統(tǒng)多數(shù)采用專用數(shù)據(jù)采集系統(tǒng)（如光柵尺數(shù)顯系統(tǒng)）進(jìn)行數(shù)據(jù)采集，然后上位機(jī)進(jìn)行精度檢測(cè)分析。但是，這些數(shù)據(jù)采集系統(tǒng)不能進(jìn)行多任務(wù)處理，采集速度較慢，影響了精度測(cè)量效率。

為滿足系統(tǒng)數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性、可靠性以及降低軟硬件開(kāi)發(fā)難度，系統(tǒng)接口采用USB傳輸方式，接口芯片采用賽普拉斯公司的CY7C68013芯片[6]，設(shè)計(jì)了一種基于Slave FIFO模式的光柵尺精度檢測(cè)系統(tǒng)的接口程序，涉及固件程序設(shè)計(jì)和上位機(jī)通信接口程序設(shè)計(jì)。

1 接口硬件設(shè)計(jì)及原理

系統(tǒng)實(shí)現(xiàn)的總體方案如圖1所示。上位機(jī)軟件和FPGA通過(guò)USB接口建立連接來(lái)控制FPGA的工作方式。當(dāng)上位機(jī)發(fā)送檢測(cè)命令時(shí)，固定基準(zhǔn)尺和待測(cè)尺實(shí)時(shí)發(fā)送位置數(shù)據(jù)給FPGA，F(xiàn)PGA將采集的位置數(shù)據(jù)按照通信協(xié)議定義的數(shù)據(jù)格式通過(guò)USB接口發(fā)送給上位機(jī)，上位機(jī)接實(shí)時(shí)處理后得到待測(cè)尺誤差精度，并以圖形化的方式顯示誤差曲線。USB接口芯片和上位機(jī)之間的數(shù)據(jù)傳輸采用Slave FIFO模式。

圖1 系統(tǒng)實(shí)現(xiàn)方案框圖

芯片在Slave FIFO模式下，外部邏輯和USB芯片之間接口引腳連接如圖2所示。接口芯片作為從設(shè)備（Slave），而外部邏輯則作為主設(shè)備（Master）。主設(shè)備可以使用8位或者16位的數(shù)據(jù)總線FD，和芯片的內(nèi)部端點(diǎn)FIFO進(jìn)行通信。外部邏輯主設(shè)備通過(guò)FIFOADR[1：0]引腳用來(lái)選擇哪個(gè)片內(nèi)FIFO連接到FD數(shù)據(jù)總線上，并被外部主設(shè)備控制。芯片內(nèi)部有4個(gè)FIFO可供選擇，分別對(duì)應(yīng)端點(diǎn)2、端點(diǎn)4、端點(diǎn)6和端點(diǎn)8。USB接口芯片的數(shù)據(jù)總線FD是雙向的，SLOE引腳來(lái)控制輸出。

圖2 Slave FIFO模式接口引腳

2 系統(tǒng)接口軟件設(shè)計(jì)

2.1 固件程序設(shè)計(jì)

光柵尺精度檢測(cè)系統(tǒng)通過(guò)配置USB CY7C68013芯片內(nèi)的多個(gè)寄存器來(lái)實(shí)現(xiàn)Slave FIFO工作模式。主要包括配置IFCONFIG寄存器選取工作模式和同步或異步工作方式的選取、配置接口時(shí)鐘寄存器IFCLK確定是使用內(nèi)部時(shí)鐘或者是外部時(shí)鐘、配置EP2和EP6相應(yīng)的寄存器EPxFIFOCFG確定數(shù)據(jù)傳輸寬度等。USB接口芯片的Slave FIFO模式是通過(guò)SLOE（Slave的輸出使能）、SLRD（Slave讀信號(hào)）、PKTEND（包結(jié)束）和 FIFOADR[1：0]（FIFO 選擇）引腳來(lái)進(jìn)行讀寫(xiě)控制[7]。

將端點(diǎn)EP2和端點(diǎn)EP6均設(shè)置為同步Slave FIFO工作模式，EP2采用Auto Out方式傳輸數(shù)據(jù)，EP6采用Auto In方式傳輸數(shù)據(jù)。Slave FIFO模式的初始化一般在TD_Init（）函數(shù)中執(zhí)行，該函數(shù)在USB上電后只執(zhí)行一次。程序的部分代碼如圖5所示。在該段代碼中，主要設(shè)置了EP2和EP6端點(diǎn)的工作模式和清空各端點(diǎn)數(shù)據(jù)。

2.2 上位機(jī)通信接口程序設(shè)計(jì)

圖3給出了光柵尺精度檢測(cè)系統(tǒng)的上位機(jī)檢測(cè)通信程序流程。上位機(jī)和USB芯片通信借助Cypress為開(kāi)發(fā)者提供的軟件開(kāi)發(fā)包，采用CyAPI控制函數(shù)類進(jìn)行程序開(kāi)發(fā)，實(shí)現(xiàn)系統(tǒng)上位機(jī)軟件和數(shù)據(jù)采集器之間的通信。

圖3 通信流程圖

本方案采用USB塊傳輸方式傳輸數(shù)據(jù)，因此上位機(jī)開(kāi)發(fā)采用USB塊傳輸端點(diǎn)控制類CCyBulkEnd Point完成 USB塊傳輸操作。使用庫(kù)函數(shù)中的XferData（）完成USB數(shù)據(jù)傳輸工作，進(jìn)而建立上位機(jī)與FPGA之間的通信。

3 實(shí)驗(yàn)結(jié)果與分析

固件程序功能的測(cè)試采用了Cypress的固件調(diào)試工具EZ-USB Interface進(jìn)行仿真操作，驗(yàn)證USB端口能否滿足數(shù)據(jù)上傳或下發(fā)的功能。以驗(yàn)證USB的EP2端口功能實(shí)現(xiàn)為例，仿真軟件的端點(diǎn)選擇EP2端點(diǎn)，傳輸方向?yàn)镺UT，傳輸?shù)臄?shù)據(jù)為512個(gè)字節(jié)的0x05。單擊“Bulk Trans”按鈕執(zhí)行塊傳輸操作，軟件工作界面顯示成功將指定數(shù)量的數(shù)據(jù)傳輸?shù)経SB端點(diǎn)2的緩沖區(qū)中，緩沖區(qū)的數(shù)據(jù)可被其他外圍設(shè)備讀取，說(shuō)明EP2端點(diǎn)能滿足功能要求。如圖4所示。

圖4 塊傳輸數(shù)據(jù)發(fā)送

上位機(jī)初期的調(diào)試軟件實(shí)現(xiàn)了兩路光柵尺位置數(shù)據(jù)的接收和位置顯示功能，工作界面如圖5所示，說(shuō)明上位機(jī)和數(shù)據(jù)采集模塊之間的通信能滿足通信協(xié)議要求。

圖5 調(diào)試階段主機(jī)程序界面

4 基于Slave FIFO模式的光柵尺精度檢測(cè)系統(tǒng)的優(yōu)越性

本文采用FPGA設(shè)計(jì)一種光柵尺精度檢測(cè)系統(tǒng)數(shù)據(jù)采集器，實(shí)現(xiàn)了基于Slave FIFO模式的光柵尺精度檢測(cè)系統(tǒng)接口程序，具有以下優(yōu)點(diǎn)：

（1）具有較強(qiáng)的時(shí)序邏輯控制能力，生成光柵尺信號(hào)采集時(shí)序和觸發(fā)激光干涉儀采集數(shù)據(jù)的脈沖，從而完成數(shù)據(jù)采集的任務(wù)；

（2）具有多任務(wù)并行處理能力，可以實(shí)現(xiàn)多種光柵尺產(chǎn)品的精度檢測(cè)；

（3）具有極小的延時(shí)誤差，保證光柵尺位置數(shù)據(jù)的同步性，嚴(yán)格控制檢測(cè)誤差。

5 結(jié)束語(yǔ)

本文設(shè)計(jì)了基于Slave FIFO模式的光柵尺精度檢測(cè)系統(tǒng)的接口程序，構(gòu)建了系統(tǒng)數(shù)據(jù)采集模塊與上位機(jī)之間的數(shù)據(jù)傳輸通道，并通過(guò)相關(guān)實(shí)驗(yàn)驗(yàn)證了接口各部分設(shè)計(jì)。光柵尺精度檢測(cè)系統(tǒng)工作時(shí)，F(xiàn)PGA采集模塊能將采集的兩路光柵尺位置數(shù)據(jù)發(fā)送給上位機(jī)進(jìn)行進(jìn)一步的數(shù)據(jù)處理，實(shí)現(xiàn)了光柵尺產(chǎn)品精度檢測(cè)。