適用多種碼速率的遙控副載波數(shù)字化解調(diào)設(shè)計

(北京空間飛行器總體設(shè)計部，北京 100094)

0 引言

傳統(tǒng)遙測遙控體質(zhì)上行信號采用相位調(diào)制(PM)方式，主載波信號上調(diào)制了多種頻率的測距音信號以及上行8 kHz的遙控副載波。其中測距音信號用來實現(xiàn)星地測距測速功能，遙控副載波采用PSK調(diào)制方式實現(xiàn)遙控指令與上行注入數(shù)據(jù)的發(fā)送。星上應(yīng)答機濾除上行載波后將測距信號調(diào)制在下行載波上轉(zhuǎn)發(fā)，對遙控副載波信號進行低通濾波后送后續(xù)遙控設(shè)備進行解調(diào)。傳統(tǒng)遙控解調(diào)電路采用模擬鎖相環(huán)路實現(xiàn)8K副載波的跟蹤解調(diào)輸出PCM數(shù)據(jù)。但是模擬解調(diào)電路有自身的缺點，由于副載波跟蹤環(huán)路采用的是簡單的鎖相跟蹤環(huán)，所以對前置濾波器的濾波性能要求較高，否則跟蹤環(huán)路的環(huán)內(nèi)信噪比低容易失鎖，濾波器的帶寬要根據(jù)信息碼速率來調(diào)整，當遙控碼速率較低情況下很難將濾波器的帶寬調(diào)試的較窄，并且較窄的濾波器環(huán)路參數(shù)更容易受環(huán)境溫度的影響而發(fā)生參數(shù)漂移。深空探測任務(wù)由于通信距離遙遠，常采用低碼速率通信，當碼速率低于500 bps以下時濾波器調(diào)試將會變得十分困難。采用數(shù)字化解調(diào)方法可以解決上述問題。應(yīng)答機輸入給遙控設(shè)備的副載波信號特征如下：

1)調(diào)制方式：PSK調(diào)制；

2)輸入信號功率(信號加噪聲)的有效值：500～1100 mV；

3)輸入信號Eb/N0：大于16 dB；

4)輸入信號碼速率：125 bps、250 bps、500 bps；

5)副載波頻率準確度：8000 Hz±0.02%；

6)位同步時間：小于128位；

7)誤碼率：遙控解調(diào)器誤碼率小于5×10-6。

遙控解調(diào)器接收應(yīng)答機輸入的PSK調(diào)制信號首先經(jīng)過模擬帶通濾波器，濾除帶外噪聲信號，為了適應(yīng)最高500 bps的碼速率，模擬帶通濾波器帶寬統(tǒng)一設(shè)計為1.2 kHz。經(jīng)過濾波后按照64 kHz的采樣速率進行8位A/D量化，隨后送FPGA進行解調(diào)處理。采用數(shù)字解調(diào)技術(shù)，以前模擬解調(diào)電路上的帶通濾波器的主要功能轉(zhuǎn)變?yōu)榱丝够殳B濾波，所以三種碼速率可以采用一個濾波器來適應(yīng)，更多的噪聲濾除工作放在了FPGA內(nèi)部實現(xiàn)。圖1是FPGA內(nèi)部副載波跟蹤環(huán)路框圖，輸入信號分為同相、正交分量與本地NCO相乘實現(xiàn)下變頻，隨后進行自動增益控制保證輸入給后續(xù)運算電路的信號功率穩(wěn)定。支路濾波器采用滑動平均加抽取的方法對信號中的高頻分量進行濾除。鑒相器輸出鑒相誤差經(jīng)過環(huán)路濾波器后控制NCO調(diào)整本地頻率及相位使之與輸入8 kHz副載波同頻同相實現(xiàn)跟蹤。

圖1 數(shù)字解調(diào)副載波跟蹤環(huán)FPGA設(shè)計框圖

1 副載波解調(diào)器及算法描述

1.1 下變頻及環(huán)路參數(shù)

令輸入PSK信號為：

(1)

與本地輸出的同相正交支路載波相乘后輸出的信號為：

ip(t)=Ui(t)×Uoc(t)=-abD(t)[cos((ωi+ωo)t+

(θo+θi))-cos(ωet+θe)]+ni,p

其中：ωe=ωi-ωo；θe=θi-θo。

公式中，角速度和頻項為高頻分量，差頻項為低頻分量。對于輸入信號Ui(t)功率為a2，噪聲功率為σ2，輸入信噪比為snr=a2/σ2，當輸入信號在同相支路上與復(fù)制載波Uos(t)相乘后，可以計算出噪聲項ni,p的功率仍舊維持在σ2?；祛l后再經(jīng)過支路低通濾波后濾除了倍頻分量與帶外噪聲得到了如下混頻結(jié)果：

Ip(t)=abD(t)cos(ωet+θe)+ni

(2)

Qp(t)=abD(t)sin(ωet+θe)+nq

(3)

支路低通濾波器濾除下變頻后其中的高頻分量及噪聲再進行鑒相。鑒相器的輸出反映了輸入副載波與本地NCO輸出副載波的相位差，當相差為正時，表示本地NCO輸出信號相位滯后輸入信號則加快本地NCO頻率，否則減慢本地NCO頻率。鑒相器有多種形式，表1總結(jié)了四種鑒相器算法[1]。

其中第一種方法計算量大，需要采用CORDIC算法來實現(xiàn)，第二種方法需要設(shè)計除法運算電路，相比較來看只有第四種實現(xiàn)起來簡單，適合資源較少的反熔絲型FPGA來實現(xiàn)，但缺點是鑒相結(jié)果受輸入信號幅度影響。正是考慮到這一點所以在信號路徑上需要增加自動增益控制環(huán)節(jié)。

表1 常用鑒相算法

1.2 支路濾波器設(shè)計

支路濾波器采用滑動累加求平均再抽取的方法實現(xiàn)?；瑒悠骄喈斢诘屯V波器。當碼速率為500 bps時采用16點滑動平均8點抽取，相當于經(jīng)過截止頻率為4 kHz的低通濾波器，抽取后鑒相器的更新頻率是8 kHz； 當碼速率為250 bps時采用32點平均16點抽取，相當于經(jīng)過截止頻率是2 kHz的低通濾波，抽取后鑒相器的更新頻率是4 kHz；當碼速率為125 bps時采用64平均32點抽取，相當于1 kHz的低通濾波，鑒相器的更新頻率是2 kHz。

1.3 自動增益控制設(shè)

應(yīng)答機輸入給遙控設(shè)備信號的有效值在500～1100 mv RMS波動，通過自動增益動態(tài)調(diào)整輸入信號的放大量可以使輸入信號保持穩(wěn)定的幅值，有利于基帶處理避免過載并充分利用量化比特，減小量化誤差。自動增益模塊對下變頻后信號進行功率估計，并與目標值比較，刷新補償因子，實現(xiàn)對輸入信號的動態(tài)放大。算法采用前向調(diào)整的方式，沒有反饋路徑，圖2是該算法的實現(xiàn)框圖[2]。

圖2 自動增益控制模塊實現(xiàn)方法

輸入信號功率不會有太快的波動，采用1024個采樣數(shù)據(jù)滑動求平均來估計出當前的功率，并計算出補償因子，計算功率估計時可以采用如下近似計算方法實現(xiàn)[3]。

(3)

1.4 環(huán)路濾波器設(shè)計

副載波跟蹤環(huán)的環(huán)路濾波器采用理想二階環(huán)，可以對頻率階躍信號無誤差的跟蹤。環(huán)路濾波器的實現(xiàn)形式如圖1所示，濾波器包括積分支路與直通支路，令：ts是環(huán)路鑒相誤差更新頻率；ε：是環(huán)路阻尼系數(shù)；bl：環(huán)路帶寬，則環(huán)路無阻尼振蕩頻率：

ωn=(8×ε×bl)/(4×ε2+1)

(4)

令：K=Ka×Kb環(huán)路增益，Ka：鑒相增益，Kb：壓控增益；P：自動增益控制設(shè)定的輸出信號幅度。fs：數(shù)控振蕩器(NCO)的工作頻率，nco_len：NCO的累加位寬；則：Ka=2P/π，Kb=2×π×fs/2nco_len；則鎖相環(huán)路積分支路[4]：

(5)

直通支路：

(6)

1.5 位同步環(huán)路設(shè)計

位同步環(huán)路的主要功能是提取調(diào)制數(shù)據(jù)的位同步信息，恢復(fù)出本地PCM碼流時鐘信號。采用早準支路的方法實現(xiàn)位同步時鐘的恢復(fù)。位同步環(huán)路的輸入是圖1中同相支路的濾波器的輸出，圖3是位同步環(huán)路FPGA實現(xiàn)框圖[5]。

圖3 位同步環(huán)路FPGA設(shè)計框圖

碼NCO根據(jù)信息碼速率，輸出相應(yīng)頻率的準時刻積分清零脈沖以及相差π相位的早半積分清零脈沖。圖3中，“準時刻累積”模塊對輸入信號進行積分累加，當準積分清零時刻到達時輸出累加值，同時將自身累加值清零?！霸绨霑r刻累積”模塊依據(jù)早半積分清零脈沖輸出累加值以及對累加器清零。位同步鑒相器在準積分清零時刻依據(jù)兩個積分清零值按照如下鑒相算法[6]計算出位同步的鑒相誤差，并輸出給環(huán)路濾波器。

令：Ip(n)，Ip(n-1)，Ie(n)，phe分別是準時刻當前積分清零值、準時刻上一次積分清零值，早半時刻當前積分清零值以及相位誤差，則鑒相器的計算規(guī)則是，如果：sign(Ip(n))=sign(Ip(n-1))； 則：phe=0；如果：Ip(n-1)>0并且Ip(n)<0；則：phe=-Ie(n)；如果：Ip(n-1)<0并且Ip(n)>0；則：phe=Ie(n)；

位同步環(huán)的環(huán)路濾波器與載波環(huán)的環(huán)路濾波器有相同的參數(shù)定義，所不同的是，位同步環(huán)路的鑒相增益和環(huán)路鑒相更新頻率。令：fb是遙控信息碼速率則：Ka=P/π，ts=1/fb。位同步環(huán)路中直通與積分支路的系數(shù)計算方法與副載波跟蹤環(huán)計算方法一致。當位同步環(huán)路實現(xiàn)鎖定時，此時的準積分清零時刻脈沖即是恢復(fù)出來的PCM時鐘。當采用硬判決實現(xiàn)解調(diào)時，則當準時刻積分清零值為正數(shù)則解調(diào)輸出1，否則輸出0。由于副載波跟蹤環(huán)的穩(wěn)定平衡點為0°或180°所以導(dǎo)致解調(diào)輸出的數(shù)據(jù)存在相位模糊度，即原始信息位如果是0則解調(diào)后全部輸出1，原始信息為是1則解調(diào)輸出全為0。信息位的相位解模糊由后續(xù)幀同步檢測電路根據(jù)特定的數(shù)據(jù)幀內(nèi)容進行識別。

2 工程參數(shù)設(shè)計

3 仿真驗證與分析

根據(jù)以上算法的描述以及工程實現(xiàn)參數(shù)，對三種碼速率解調(diào)進行了仿真，仿真條件是Eb/N0：16 dB，多普勒：2 Hz，仿真時間1秒，圖4顯示了三種碼速率下同相支路與正交支路經(jīng)過支路濾波器后輸出的信號，可以看出當副載波鎖定后同相支路的積分值最大而正交支路的積分值最小，圖5是副載波和位同步跟蹤環(huán)路NCO控制曲線，從中可以看出三種碼速率均實現(xiàn)了載波跟蹤以及位同步，實現(xiàn)正常的數(shù)據(jù)解調(diào)。

算法仿真是建立在浮點運算基礎(chǔ)上的，最終采用FPGA實現(xiàn)時需要將上述運算定點化。FPGA在實現(xiàn)下變頻、自動增益控制、鑒相及積分清零等計算過程中均存在數(shù)據(jù)位寬的截斷，這無形中就會引入量化誤差導(dǎo)致解調(diào)損失。在確定各個環(huán)路的數(shù)據(jù)位寬后采用定點仿真，計算出在三種碼速率下當輸入Eb/N0在0～20 dB變化過程中，解調(diào)器輸出端的Eb/N0，并給出了誤碼率仿真曲線，仿真結(jié)果表明，該解調(diào)器在正常工作條件下(應(yīng)答機輸入的Eb/N0在16～20 dB)的解調(diào)損失在2～2.5 dB范圍內(nèi)，均滿足5×10-6的誤碼率要求。圖6是算法定點化后的誤碼率仿真曲線。

圖4 三種碼速率下同相、正交支路濾波器的輸出

圖5 三種碼速率下載波NCO及碼NCO的誤差控制曲線

圖6 三種碼速率定點解調(diào)誤碼率仿真曲線

4 可靠性設(shè)計

在多數(shù)衛(wèi)星中，遙控通道是地面上行控制衛(wèi)星的唯一通道，所以遙控解調(diào)的穩(wěn)定性與可靠性尤其重要，為此，需要增加對解調(diào)電路可靠性設(shè)計。遙控解調(diào)模塊的副載波跟蹤環(huán)路與碼跟蹤環(huán)路的環(huán)路濾波器均采用理想二階環(huán)設(shè)計實現(xiàn)。由于遙控通道是采用突發(fā)通信工作模式，故大部分時間是沒有副載波信號輸入的，而是噪聲。當輸入的噪聲不是理想白噪聲時，環(huán)路濾波器中的積分支路，會逐漸偏離設(shè)計的中心值，長時間輸入非白噪聲信號會導(dǎo)致本地NCO的輸出頻率偏離中心頻率8 000 Hz較遠。

為了防止鎖相環(huán)的中心頻率在無信號輸入時偏離中心頻率較遠，以至在正常遙控信號到來時無法在引導(dǎo)序列內(nèi)實現(xiàn)副載波和位同步，可以采用如下兩種方法。

4.1 對環(huán)路濾波器輸出頻率進行限制的方法

仿真、分析副載波及碼跟蹤環(huán)路NCO控制字的震蕩范圍，合理控制頻率區(qū)間對積分支路控制字輸出幅度進行限制，以達到控制NCO最大輸出頻率的目的。將圖1和圖3中的環(huán)路濾波器改造如圖7所示。該方法的缺點是如果頻率范圍限制小了會影響環(huán)路的自由震蕩過程，導(dǎo)致鎖定跟蹤時間變長，如果限制過過大同樣會存在在引導(dǎo)序列以內(nèi)是否能實現(xiàn)副載波與碼的同步問題。所以限制的幅度需要進行合理的仿真與設(shè)計。

圖7 限頻的環(huán)路濾波器

4.2 采用副載波鎖定檢測的方法

采用副載波鎖定檢測的方法，實時監(jiān)測副載波鎖定狀態(tài)，如果鎖定則不對環(huán)路濾波器積分支路中的寄存器進行清零否則進行清零，保證鎖相環(huán)路每次都是從中心頻率開始跟蹤輸入信號。文獻[6-7]提出了一種M進制調(diào)制信號的自歸一化鎖定檢測算法，該算法描述如下：

(7)

其中：I(k)、Q(k)表示滑動累加平均后，抽取前的同相與正交信號。針對遙控副載波調(diào)制，上述公式簡化為：

(8)

確定采樣點數(shù)N，當y2,N>τ則認為鎖定，否則失鎖。在一定的Eb/N0的條件下，N與τ的選取關(guān)系確定了鎖定檢測的檢測概率及虛警概率。

在FPGA實現(xiàn)時，選取采樣點數(shù)為N=2 048，檢測門限τ=0.5。如果這2048個采樣點中有1024個采樣點都滿足τ>0.5則認為是鎖定，否則認為失鎖。圖8是在125 bps碼速率條件下不同Eb/N0時通過chipscope軟件采集FPGA內(nèi)部數(shù)據(jù)的測試結(jié)果。圖中的counter是采樣點計數(shù)，large_num是滿足閾值條件的采樣點數(shù)，從中可以看出當Eb/N0>10 dB時，當counte為2047時large_num已經(jīng)顯著大于1024。

由于鎖定檢查開始時刻與地面發(fā)遙控上行是異步關(guān)系，在極端情況下當統(tǒng)計了1024點后才收到地面發(fā)送的上行信號，導(dǎo)致檢測到2048點時仍認為是失鎖狀態(tài)而給濾波器復(fù)位重新開始跟蹤。為了避免上述情況發(fā)生，在系統(tǒng)應(yīng)用時需要適當增加引導(dǎo)序列的長度來保證遙控信息的正常解調(diào)。

圖8 不同輸入條件下閾值檢測情況

鑒于遙控通道對于整星安全性尤其關(guān)鍵，故盡量不要使用SEU敏感的SRAM型號，本項目選用Actel公司的反熔絲型FPGA (AX500-1CQFP208)，最終實現(xiàn)資源占用情況見表2所示。

表2 FPGA資源使用統(tǒng)計

5 結(jié)論

本文介紹了一種適應(yīng)多種碼速率的遙控副載波數(shù)字化解調(diào)方法，算法在matlab環(huán)境下進行了浮點與定點的仿真，最終采用反熔絲FPGA芯片設(shè)計實現(xiàn)。單機通過了與測控應(yīng)答機聯(lián)試，各項測試表明，解調(diào)算法及工程實現(xiàn)滿足了誤碼率、頻率跟蹤誤差及位同步時間等多項指標要求，解調(diào)損失小，可以作為遙控設(shè)備輕小型化和提高產(chǎn)品可靠性設(shè)計的一種技術(shù)手段。