基于cmos反相器的可精確計(jì)算延時(shí)電路

崔建國(guó)，寧永香

(山西工程技術(shù)學(xué)院，山西 陽泉 045000)

0 引言

在人們的日常生活或工農(nóng)業(yè)電氣設(shè)備控制方面，有眾多場(chǎng)合都需要對(duì)電路進(jìn)行延時(shí)開關(guān)，實(shí)現(xiàn)的方法有許多，可以用最簡(jiǎn)單的機(jī)械定時(shí)器實(shí)現(xiàn)定時(shí)或延時(shí)控制，也可以用較復(fù)雜的電腦通過編程實(shí)現(xiàn)。

當(dāng)然，最常用的實(shí)現(xiàn)的方法是采用阻容RC定時(shí)網(wǎng)絡(luò)電路連接一個(gè)反相器實(shí)現(xiàn)，見圖1，這種電路非常方便、非常實(shí)用，常常在一些電子或電氣控制電路中見到。遺憾的是，RC定時(shí)網(wǎng)絡(luò)的每個(gè)元件數(shù)值均有明顯的誤差，以致不能事先精確地確定或計(jì)算延時(shí)的時(shí)間[1]。

圖1 一般延時(shí)器電氣原理圖

這里我們采用兩個(gè)RC網(wǎng)絡(luò)和兩個(gè)反相器，依次串聯(lián)，形成一個(gè)新穎的定時(shí)或延時(shí)電路，這樣可以明顯地改進(jìn)延時(shí)的精確度。

1 一般延時(shí)器電路實(shí)際工作時(shí)獲得的延時(shí)與設(shè)計(jì)初衷的差別

圖1是一個(gè)比較典型、比較簡(jiǎn)單的延時(shí)器電路，采用阻容RC定時(shí)網(wǎng)絡(luò)電路連接一個(gè)反相器實(shí)現(xiàn)，反相器是可以將輸入信號(hào)的相位反轉(zhuǎn)180°的電路，這種電路廣泛應(yīng)用在模擬電路中，比如音頻放大，時(shí)鐘振蕩器等。

在電子線路設(shè)計(jì)中，經(jīng)常要用到反相器。CMOS反相器電路由兩個(gè)增強(qiáng)型MOS場(chǎng)效應(yīng)管組成。而典型的TTL與非門電路由輸入級(jí)、中間級(jí)、輸出級(jí)組成。

以常用的CMOS反相器電路為例，圖1所示的CMOS反相器的閾值電壓為供電電壓的一半，即1/2VCC，并有-15%～+15%合計(jì)30%的誤差。其中τ是RC延時(shí)電路的時(shí)間常數(shù)，τ=RC；αt可以認(rèn)為30%的閾值誤差電壓所造成的延時(shí)或定時(shí)的誤差[2]。

圖2示出了反相器電路的輸入信號(hào)曲線，其中橫軸為X，X=t/τ，X為時(shí)間常數(shù)τ的倍數(shù)，t為電容充電時(shí)間；縱軸為“1”，曲線代表函數(shù)1=e-X。

按照上文所指出CMOS反相器的閾值電壓可能有30%的誤差，那么在圖1所示的延時(shí)電路中，如果輸入電壓UC(電容C上的充電電壓)為0.35 VCC～0.65 VCC之間的任何一個(gè)電壓值，圖1中反相器的輸出都有可能出現(xiàn)邏輯“0”或邏輯“1”的狀態(tài)。

圖2 CMOS反相器電路的輸入信號(hào)曲線圖

至于輸出是“0”還是“1”，在于電容屬于充電過程還是放電過程，充電過程中UC電壓值超過反相器的閾值電壓(可能0.35 VCC～0.65 VCC之間的任何一個(gè)電壓值)時(shí)，反相器輸出“0”；電容放電過程中，UC電壓值低于反相器的閾值電壓時(shí)，反相器輸出高電平12 V(假如反相器供電為12 V)。

從圖2可以看出，這兩種狀態(tài)(0.35 VCC以及0.65 VCC)分別對(duì)應(yīng)于電容通過電阻充電到0.43τ和1.05τ(τ=RC)的時(shí)間。因?yàn)镃MOS反相器的閾值電壓為供電電壓的一半，故閾值電壓UC=0.5 VCC時(shí)，圖2中對(duì)應(yīng)的電容充電時(shí)間要在t=0.69τ后才出現(xiàn)。

對(duì)上面的關(guān)鍵點(diǎn)總結(jié)一下，我們通常設(shè)計(jì)延時(shí)電路時(shí)，一般以UC=0.5 VCC作為閾值電壓來計(jì)算延時(shí)時(shí)間，即電容的充電時(shí)間t=0.69τ時(shí)，反相器輸出電平開始反轉(zhuǎn)，但由于CMOS反相器的閾值電壓可能有30%的誤差這種特性，最后實(shí)際運(yùn)行所得到的延時(shí)時(shí)間有可能是UC(反相器輸入電壓)為0.35 VCC～0.65 VCC中的任意一點(diǎn)作為閾值電壓時(shí)的時(shí)間[3]。

所以在圖1延時(shí)電路中，以UC=0.5 VCC作為閾值電壓設(shè)計(jì)延時(shí)所獲得的時(shí)間與設(shè)計(jì)初衷之間的誤差還是很大的，工程師設(shè)計(jì)的參數(shù)不能直接拿來引用。

2 可精確計(jì)算的延時(shí)電路的分析

設(shè)計(jì)一個(gè)延時(shí)電路，這個(gè)延時(shí)電路仍以UC=0.5 VCC作為閾值電壓設(shè)計(jì)延時(shí)，對(duì)應(yīng)的電容充電時(shí)間t0.5VCC=0.69τ。經(jīng)過反復(fù)驗(yàn)證，延時(shí)電路實(shí)際運(yùn)行所得到的延時(shí)時(shí)間與設(shè)計(jì)初衷所計(jì)算的延時(shí)時(shí)間雖然不是完全一樣，但它們之間的誤差已經(jīng)大大縮小，設(shè)計(jì)參數(shù)可以直接引用。

這個(gè)延時(shí)電路采用了兩個(gè)RC網(wǎng)絡(luò)和兩個(gè)反相器，如圖3所示，圖中的每個(gè)RC網(wǎng)絡(luò)產(chǎn)生相同的延時(shí)，且都等于圖1所示電路總延時(shí)值的一半，第一個(gè)RC延時(shí)電路的延時(shí)值t1=0.5*X1*τ，對(duì)照?qǐng)D2，其中X1*τ為第一個(gè)反相器的有誤差閾值電壓對(duì)應(yīng)的充電時(shí)間；第二個(gè)RC延時(shí)電路的延時(shí)值t2=0.5*X2*τ，仍對(duì)照?qǐng)D2，其中X2*τ為第二個(gè)反相器的有誤差閾值電壓對(duì)應(yīng)的充電時(shí)間。

圖3 可精確計(jì)算的延時(shí)電路1電氣原理圖

故圖3延時(shí)電路的總延時(shí)t可以用以下公式簡(jiǎn)單計(jì)算：

t=t1+t2=(0.5*X1*τ)+(0.5*X2*τ).

其中τ為RC延時(shí)電路的時(shí)間常數(shù)，τ=RC；X1與X2皆為0.43～1.05之間的任意一個(gè)值，X1或X2與τ的乘積就是各個(gè)反相器有誤差的閾值電壓所對(duì)應(yīng)的充電時(shí)間。

以上求總延時(shí)公式我們可以以任意組合來計(jì)算其實(shí)際延時(shí)時(shí)間，從而與以UC=0.5 VCC作為閾值電壓時(shí)的設(shè)計(jì)延時(shí)時(shí)間作比較，來驗(yàn)證我們?cè)O(shè)計(jì)的合理性。

首先以第一種情況 驗(yàn)證圖3設(shè)計(jì)的合理性，即第一個(gè)延時(shí)網(wǎng)絡(luò)中的反相器以-15%的閾值電壓誤差求其實(shí)際延時(shí)時(shí)間t1=0.5*X1*τ=0.5*0.43*τ；第二個(gè)延時(shí)網(wǎng)絡(luò)中的反相器以+15%的閾值電壓誤差求其實(shí)際延時(shí)時(shí)間t2=0.5*X2*τ=0.5*1.05*τ，故實(shí)際總延時(shí)為

t=(0.5*0.43*τ)+(0.5*1.05*τ)=0.74τ.

由此可以看出，雖然設(shè)計(jì)延時(shí)時(shí)間0.69τ與實(shí)際延時(shí)時(shí)間0.74τ之間仍有差距，但已經(jīng)很接近設(shè)計(jì)值0.69τ。

第二種情況，如果第一個(gè)延時(shí)網(wǎng)絡(luò)中反相器恰好閾值電壓為0.5VCC，第二個(gè)延時(shí)網(wǎng)絡(luò)中反相器閾值電壓也恰好為0.5VCC，那么實(shí)際總延時(shí)為

t=(0.5*0.69*τ)+(0.5*0.69*τ)=0.69τ.

這種情況下的設(shè)計(jì)延時(shí)與實(shí)際延時(shí)恰好一樣。

第三種情況，如果第一個(gè)延時(shí)網(wǎng)絡(luò)中反相器閾值電壓為0.65VCC，第二個(gè)延時(shí)網(wǎng)絡(luò)中反相器閾值電壓也恰好為0.65VCC，那么實(shí)際總延時(shí)為

t=(0.5*1.05*τ)+(0.5*1.05*τ)=1.05τ.

這是兩個(gè)反相器閾值電壓誤差最大、情況最惡劣的一種組合，其設(shè)計(jì)延時(shí)0.69τ與實(shí)際總延時(shí)1.05τ相差還是蠻大的。

但第三種情況是一種特例，通過大量任意閾值電壓組合的比較，我們可以證明采用圖3設(shè)計(jì)方案所得到的延時(shí)器，相比較圖1的一般延時(shí)器，工程師設(shè)計(jì)的延時(shí)時(shí)間與延時(shí)電路實(shí)際運(yùn)行所得到的延時(shí)時(shí)間雖然不能完全一模一樣，但它們之間的誤差已經(jīng)大大縮小，可以認(rèn)為圖3的延時(shí)電路是可以被精確計(jì)算的，設(shè)計(jì)參數(shù)是可以拿來直接引用的。

從以上的分析我們就可以明白圖4所示的電路也可得到同樣精確的總延時(shí)。圖4的工作原理仍然利用兩個(gè)反相器的閾值電壓的誤差不總是處于最惡劣的狀況，仍然可以以兩個(gè)反相器閾值電壓的誤差的任意組合來計(jì)算其實(shí)際延時(shí)時(shí)間，從而證明圖4所示的電路也可得到同樣精確的總延時(shí)，這里不再重復(fù)證明。

圖4 可精確計(jì)算的延時(shí)電路2電氣原理圖

3 注意事項(xiàng)

圖3的延時(shí)電路要想獲得滿意的結(jié)果，還有一個(gè)注意事項(xiàng)，就是其中的反相器必須采用CMOS反相器，其主要原因在于只有CMOS門電路的閾值電壓為供電電壓的一半，而且他們的輸出電壓只能是“0”或“供電電壓值”，這里是不能采用斯密特觸發(fā)器的，因?yàn)樗姑芴赜|發(fā)器有兩個(gè)閾值電壓，且不一樣[4]。

若采用4000系列的CMOS電路，其延時(shí)時(shí)間太長(zhǎng)的話，可采用74HCXX系列電路，74HCXX系列電路的引腳功能和L4LSXX系列兼容。

4 結(jié)語

本設(shè)計(jì)的延時(shí)電路采用兩個(gè)RC網(wǎng)絡(luò)和兩個(gè)反相器串聯(lián)，每個(gè)RC延時(shí)器得到的實(shí)際延時(shí)雖然與設(shè)計(jì)值仍有誤差，但由于兩個(gè)延時(shí)器其誤差方向不可能總是相同，故它們的總延時(shí)與設(shè)計(jì)值相差并不大，有時(shí)甚至相同。這個(gè)電路設(shè)計(jì)雖然不能徹底解決誤差的存在，但可以將誤差盡可能縮小。

本設(shè)計(jì)的不足是反相器必須采用CMOS門電路，斯密特觸發(fā)器、TTL門電路不適合這種設(shè)計(jì)。