CMOS電路場區(qū)抗輻照加固工藝研究

馬仲麗

（中國電子科技集團公司第四十七研究所，沈陽110032）

1 引言

隨著CMOS電路在航空航天及特殊環(huán)境下的廣泛使用，其電離輻射效應越來越引起人們關注[1]。電離輻射使CMOS電路的輸出電壓下降、最大輸出電流降低，靜態(tài)漏電流增大，引起器件性能嚴重下降甚至失效[2]。為提高電路的抗輻射性能，業(yè)界已在設計和工藝等多方面對電路進行加固處理[3-5]。在工藝方面，隨著對CMOS電路抗輻射性能的要求越來越高，常規(guī)加固工藝有時已經不能滿足要求[6]，對某些工藝的進一步優(yōu)化已勢在必行。

根據電離輻射機理，氧化層在電離輻照過程中累積的正電荷將引起閾值電壓的漂移，導致電路中漏電流增大和功能失效[7]。輻照中累積的正電荷與氧化層厚度成正比。我們在常規(guī)加固電路中雖然對場區(qū)從設計和工藝上進行了加固，提高了場區(qū)寄生晶體管的開啟電壓[8]，但由于電路中場氧化層比柵氧化層厚度要大一個數量級以上，因此輻照引起的閾值電壓漂移還會使場寄生管導通而引起漏電流增大。

常規(guī)場加固方法中，設計上采用環(huán)形柵及P+保護環(huán)等手段雖能夠提高場區(qū)的抗輻射性能，但由于芯片面積及電路速度方面的原因，并不適于大規(guī)模集成電路的制造。在工藝上，經常采用的方法是降低場氧化層的厚度及改變熱氧化工藝的條件，但漏電流依然很大，場區(qū)加固的效果不盡如人意[9]。

研究表明，場介質的選擇對場區(qū)的抗輻射性能有很大影響[10]，選擇合適的場介質能夠進一步提高場區(qū)加固。采用二氧化硅與氮化硅復合場介質制造工藝，提高了電路的抗電離輻射性能。

2 場區(qū)電離輻照失效機理

場區(qū)在CMOS電路中承擔著器件隔離的作用，其氧化層厚度一般比柵氧化層大一個數量級以上。在輻照環(huán)境中，由于電離輻照損傷與氧化層厚度成正比，所以場區(qū)的厚氧化層在電離輻照后產生的輻照電荷比柵氧化層大很多，對隔離性能的影響非常嚴重。對于P溝場寄生管，閾值電壓升高，隔離特性不受影響；而對于N溝場寄生管，電離輻照產生的閾值電壓漂移使場閾值電壓降低，因此N溝場管的隔離特性在輻照后將迅速失效。

同時，場區(qū)輻照的另一重要后果是引起NMOS器件的溝道邊緣寄生漏電。圖1為MOS器件溝道邊緣剖面圖及其等效電路?？梢姈叛鹾蛨鲅蹰g有迅速增厚的鳥嘴過渡區(qū)，電離輻照損傷將隨著鳥嘴區(qū)氧化層的增厚迅速增加，導致該區(qū)域的硅表面比柵中部區(qū)域提前反型，該區(qū)域的反型電子為NMOS器件的源漏間增加了一條通路，造成源漏寄生漏電。因此，在N襯底與N+區(qū)之間形成的實際上是一個寄生場效應晶體管，由于場氧厚度較大，輻射損傷正電荷較多，通常其漏電流會顯著變大。

圖1 MOS器件溝道邊緣的剖面圖及其等效電路

可將寄生管看成是一個與本征MOS器件并聯(lián)的器件，實際MOS器件輻照后的源漏電流可表示為：ID實際＝ID本征＋ID寄生。由于鳥嘴區(qū)氧化層中的輻照正空間電荷比柵氧化層中的輻照正空間電荷大得多，寄生管的閾值電壓就比本征管低得多，于是在同一柵壓下，寄生管與本征管的工作點也將不同。當本征管還處在亞閾值區(qū)時，寄生管的工作點已經在飽和區(qū)甚至線性區(qū)，這樣電流主要從寄生管流過，導致漏電流增加。

3 試驗方法、數據及討論

為研究復合場介質的抗輻照加固性能，在常規(guī)加固工藝的基礎上，進一步改變場介質條件，采用SiO2與Si3N4復合場介質替代熱生長場SiO2層，并比較不同場介質工藝條件下電路在輻照前后漏電流的變化率。

試驗電路選取了了兩種54系列的抗輻照加固電路：電路A及電路B。為便于對比，試驗樣品分別采用了三種不同的場介質工藝，分別為：

工藝a：常規(guī)加固場氧化層（676.9nm）；

工藝b：復合場介質SiO2（402.3nm）+Si3N4（193.6nm）；

工藝c：復合場介質SiO2（516.6nm）+Si3N4（96.5nm）；

其中SiO2采用 1000℃、H2/O2合成工藝，Si3N4采用380℃、PE Si3N4工藝。

除場介質工藝不同外，電路加工工藝流程中的其他條件完全相同。在加工完成后，對這兩種電路進行輻照試驗，輻照源采用沈陽軍區(qū)軍事醫(yī)學研究所鈷60源，劑量率為1Gy(Si)/s。記錄各樣品輻照后漏電流的數值，并與其輻照前漏電流數值進行對比，計算漏電流變化率。

電路A各試驗樣品的場介質工藝條件分別為：常規(guī)1#～2#采用工藝a、加固1#采用工藝c、加固2#～6#采用工藝b。試驗數據見表1。

電路B各試驗樣品的場介質工藝條件分別為：常規(guī)1#～3#采用工藝a、加固1#～6#采用工藝b。試驗數據見表2。

對比不同場介質條件下的試驗數據，我們可以看到，電路A采用SiO2+Si3N4復合場介質后，輻照引起的IDD變化比單純采用場氧化層時減小了2個數量級以上；電路B采用SiO2+Si3N4復合場介質后，輻照引起的IDD變化比原來單純采用場氧化層時減小1～2個數量級，兩種電路的抗輻照性能都得到了明顯的改善。因此可以得出結論，采用二氧化硅與氮化硅復合場介質能夠有效抑制輻照引起的漏電流增大，是一種有效的場區(qū)加固方法，提高了電路的抗電離輻射性能。

另外，試驗中SiO2與Si3N4厚度的比例是一個需要注意的問題。本次試驗也曾同時進行了SiO2（125.2nm）+Si3N4（420.4nm）條件下的試驗，但在去除有源區(qū)氮化硅時，SiO2全部損耗掉，試驗無法繼續(xù)進行。因此，雖然SiO2層厚度的降低有助于提高電路的抗電離輻射性能，但仍要保證場氧層的厚度。另外，為避免硅片發(fā)生龜裂，PE Si3N4厚度導致的應力問題也是需要考慮的因素。遺憾的是，由于時間及條件所限，本次試驗并沒有將找到最佳工藝條件作為試驗目標，因此沒有給出工藝最優(yōu)化條件。

表1 電路A不同場介質輻照后IDD數據

表2 電路B不同場介質輻照后IDD數據

4 結束語

通過對CMOS電路場區(qū)電離輻照失效機理的分析，給出了一種場區(qū)抗輻照工藝新方法。在常規(guī)加固工藝基礎上，采用了SiO2與Si3N4復合場介質工藝代替?zhèn)鹘y(tǒng)的單一熱氧化工藝，并對電路進行了輻照試驗。從試驗數據上看，復合場介質工藝明顯降低了輻照導致的電路漏電流，是一種有效的場區(qū)抗輻照工藝方法。