集成電路的ESD防護(hù)關(guān)鍵技術(shù)

摘要：生產(chǎn)過程中普遍存在靜電放電（ESD）的現(xiàn)象，靜電放電會(huì)使集成電路失效，影響電路使用的可靠性，因此ESD保護(hù)電路在集成電路設(shè)計(jì)中占據(jù)重要的地位。本文主要分為三個(gè)部分：第一部分闡述了靜電放電的失效模式和失效機(jī)理，第二部分對(duì)ESD基本防護(hù)器件進(jìn)行了論述，第三部分是分析了微波混合集成電路的SCR防護(hù)技術(shù)。最后對(duì)本文進(jìn)行了總結(jié)。

關(guān)鍵詞：集成電路；靜電放電；關(guān)鍵技術(shù)

當(dāng)今科技發(fā)展迅速，尤其在電子信息技術(shù)領(lǐng)域。對(duì)集成電路來說，在過去的幾十年里，集成電路技術(shù)得到了飛速的發(fā)展，集成電路的工藝尺寸在不斷地縮小，新型材料也逐漸運(yùn)用到集成電路中來，但是，與此同時(shí)，這也給集成電路的發(fā)展帶來了許多負(fù)面的影響，例如，ESD保護(hù)器件的設(shè)計(jì)變得越來越困難，芯片保護(hù)電路的設(shè)計(jì)也變得越來越困難。然而，電子產(chǎn)品在我們平時(shí)的生活中扮演者越來越重要的角色，手機(jī)、電腦、電視等電子產(chǎn)品里面的IC芯片也越來越多。所以ESD保護(hù)電路的設(shè)計(jì)的意義重大，直接關(guān)系到芯片產(chǎn)品的穩(wěn)定性，關(guān)系到人們生活質(zhì)量。

一、ESD失效模式和ESD失效機(jī)理

一般情況下，ESD失效主要有兩種模式：硬失效和潛在性失效。

1.硬失效

硬失效是指器件性能突然失效，芯片輸入輸出完全出錯(cuò)，整個(gè)產(chǎn)品不能正常工作，器件功能完全喪失，追溯到其失效表現(xiàn)可分為以下三類：

（1）半導(dǎo)體熔化

ESD引起PN結(jié)短路是常見的失效現(xiàn)象，當(dāng)大電流流過PN結(jié)時(shí)，PN結(jié)處產(chǎn)生大量的焦耳熱，當(dāng)熱量不能及時(shí)釋放時(shí)，PN結(jié)的溫度會(huì)很高，當(dāng)溫度繼續(xù)升高到達(dá)硅的熔點(diǎn)時(shí)，硅就開始融化，使局部鋁-硅熔融生成合金釘穿透 PN 結(jié)，這就是半導(dǎo)體熔化，最后導(dǎo)致芯片不能正常工作。

（2）氧化層擊穿

電子器件失效最主要的失效方式是氧化層擊穿引起的MOS管失效，這是由于靜電場(chǎng)臨界擊穿場(chǎng)強(qiáng)被其氧化層中的場(chǎng)強(qiáng)超過，從而產(chǎn)生氧化層穿通效應(yīng)，使得集成電路的柵氧化層越來越薄。這種情況更容易在有針孔缺陷的氧化層發(fā)生【1】。

（3）薄膜熔化

芯片在發(fā)生靜電放電時(shí)，大電流通過芯片上各種以膜的形式生長的互連線。當(dāng)大電流引起的功率大于各薄膜互連的功率密度極限時(shí)，就會(huì)使薄膜因?yàn)闇囟冗^高而燒毀，從而使得器件無法正常工作。

2.潛在性失效

潛在性失效是指芯片在靜電量存儲(chǔ)較低并且存在靜電放電回路的情況下，雖然靜電放電通過芯片的電流量有限，但是芯片在受到不能完全使器件失效的靜電應(yīng)力或者多次受到這種應(yīng)力后，器件會(huì)有輕微的內(nèi)部損傷。隨著這種損傷的逐步累積，器件的各種性能參數(shù)也會(huì)逐步劣化。然而潛在性失效在電子產(chǎn)品失效損失中占據(jù)90%，很難被檢測(cè)出來，使器件的可靠性降低，從而造成巨大的損失。

二、ESD基本防護(hù)器件

ESD基本的防護(hù)器件的種類繁多，本文主要分析二極管、MOSFET、電阻這三種器件。

（一）二極管

二極管因?yàn)榻Y(jié)構(gòu)簡單成為最常見的防護(hù)器件。二極管用于ESD防護(hù)時(shí)有正偏特性和反偏特性這兩種不同的用法。當(dāng)二極管用于ESD防護(hù)時(shí)，在正偏時(shí)，由于二極管沒有回滯現(xiàn)象，而靜電放電在二極管沒有回滯特性的情況下不能被檢測(cè)，因此二極管中ESD防護(hù)是采用軌到軌的策略防護(hù)的【2】。因此，使用正偏特性工作的二極管是非常理想的ESD防護(hù)器件。但二極管反偏時(shí)，雖然也沒有回滯現(xiàn)象，但是二極管工作在雪崩擊穿區(qū)域，導(dǎo)通電壓必須大于雪崩擊穿電壓，此時(shí)的電阻非常大，二極管是無法承受巨大的ESD電流。

（二）MOSFET

集成電路CMOS中的NMOS和PMOS是ESD保護(hù)電路設(shè)計(jì)重要的兩種器件。它們被廣泛應(yīng)用于ESD保護(hù)電路是因?yàn)榕c業(yè)界主流的CMOS工藝兼容，并且非常符合ESD器件所需的電學(xué)特性。MOSFET用于ESD防護(hù)電路時(shí)的工作模式主要可以分為兩種：一種是表面導(dǎo)通模式，另一種是橫向三極管導(dǎo)通模式【3】。

（三）電阻

電阻是最常見最簡單的電子器件，它也可用于ESD防護(hù)。ESD防護(hù)中主要用到的電阻大多是N型阱電阻。

三、微波混合集成電路的SCR防護(hù)技術(shù)

集成電路ESD保護(hù)電路形式多樣，微波混合集成電路的工作頻率，電路形式具有一定的代表性。通過分析該電路來提煉通用的設(shè)計(jì)方法和經(jīng)驗(yàn)。

（一）微波混合集成ESD保護(hù)電路特點(diǎn)

混合集成電路ESD保護(hù)的原理：把i/o鉗位在足夠低的電平來避免介質(zhì)的擊穿，同時(shí)利用利用低阻抗電流旁道通路消除ESD脈沖。

對(duì)保護(hù)電路的體積和復(fù)雜度要求是微波混合集成電路設(shè)計(jì)的難點(diǎn)?；旌霞呻娐返姆庋b體積非常小，內(nèi)部空間狹小，而內(nèi)部電路已經(jīng)占據(jù)了很大的空間，如果ESD保護(hù)電路體積過大就無法集成到微波混合集成電路內(nèi)部。

微波混合集成電路中核心有源器件以及MOS電容等半導(dǎo)體器件均屬于靜電敏感器件。

（二）微波混合集成ESD保護(hù)電路特點(diǎn)

微波混合集成電路的ESD保護(hù)電路設(shè)計(jì)要結(jié)合實(shí)際情況，綜合考慮電路的工作頻率，工作電壓，工作電流和電路組成進(jìn)行設(shè)計(jì)。與常規(guī)保護(hù)電路相比，混合集成電路ESD保護(hù)電路的設(shè)計(jì)應(yīng)該具有靜電放電保護(hù)電路設(shè)計(jì)的特點(diǎn)，需要進(jìn)一步具體分析。

四、結(jié)論

隨著電子產(chǎn)業(yè)以及集成電路的蓬勃發(fā)展，電子產(chǎn)品的可靠性的要求越來越高，對(duì)ESD保護(hù)電路的設(shè)計(jì)的要求也變得越來越高。然而電子元器件的尺寸逐漸縮小，電路集成度也逐漸提高，使得靜電放電對(duì)集成電路的破壞日益嚴(yán)重，ESD成為衡量集成電路可靠性的重要指標(biāo)。本文對(duì)重點(diǎn)研究了集成電路的ESD防護(hù)關(guān)鍵技術(shù)，通過本課題的研究，大大提高了自己的理論水平以及集成電路抗ESD能力和電路薄弱環(huán)節(jié)的認(rèn)識(shí)。

參考文獻(xiàn)

[1] Chen，S.H. and M.D. Ker，Optimization on MOS-Triggered SCR Structures for On-Chip ESD Protection. Ieee Transactions on Electron Devices，2009.56（7）：p. 1466-1472 .

[2] 王翠霞，許維勝，余有靈，吳啟迪，范學(xué)峰.CMOS集成電路中ESD保護(hù)技術(shù)研究[J].現(xiàn)代電子技術(shù). 2008（08）.

[3] 王猛.集成電路中的ESD保護(hù)[J].電子工藝技術(shù). 2005（02）.

作者簡介：陳雨露（1998年8月23日），女，漢族，籍貫：浙江省臺(tái)州市三門縣學(xué)歷：本科，研究方向：集成電路。

（作者單位：浙江大學(xué)城市學(xué)院）