多芯片組件電路封裝的頻域分析和仿真*

暢藝峰，鄒旭軍，董 戴，李智榮，雷群龍

（深圳市中航比特通訊技術(shù)有限公司 專用通訊承載網(wǎng)絡(luò)重點(diǎn)實(shí)驗(yàn)室，廣東 深圳 518000）

0 引 言

多芯片組件布局布線算法一直是業(yè)界研究的主題之一[1-3]，也取得了一定進(jìn)展。本文通過對(duì)具體電路進(jìn)行MCM設(shè)計(jì)和預(yù)仿真，制定布局布線策略，然后對(duì)該電路進(jìn)行MCM封裝。最后，仿真結(jié)果與設(shè)計(jì)結(jié)果吻合，達(dá)到了預(yù)期。

1 傳輸線的頻域分析

以一小段傳輸線為例，用集中參數(shù)模型來描述，如圖1所示。

圖1 短傳輸線的集總參數(shù)模型

根據(jù)克希霍夫定律，得：

由式（1）和式（2）可得到傳輸線上每點(diǎn)的電壓和電流。

通過傅立葉變換：

式（1）、式（2）可變?yōu)槭剑?）、式（5）：

式中V、I是υ、i的傅立葉變換形式，消去式（4）、（5）中的I，可得到二階微分方程：

它的解為：

式中：

A、B、γ是ω的函數(shù)。

時(shí)域電壓可由式（9）的傅立葉逆變換得到，如式（10）所示：

特性阻抗通過求解式（4）的I得到，將式（7）的電壓代入可得到：

所以，損耗傳輸線特性阻抗為：

則式（7）、式（10）的電壓和電流表達(dá)式分別變?yōu)椋?/p>

式（13）和式（14）正是解決電路問題包括傳輸線問題的出發(fā)點(diǎn)。

2 電路的設(shè)計(jì)及MCM封裝

本文采用的具體電路，如圖2所示。

圖2 本文采用的大電容數(shù)顯式測(cè)量方案

經(jīng)推導(dǎo)得：

若取UR1=VC/5，UR2=VC/3，代入式（17）得：

由此可見，Tx不僅與三極管得飽和壓降VCES無關(guān)，而且與電源電壓VCC無關(guān)，這樣就不會(huì)因VCES和VCC變動(dòng)引起誤差。

計(jì)數(shù)器與觸發(fā)器所需要的清零信號(hào)是反相的。根據(jù)設(shè)計(jì)要求，清零信號(hào)的脈沖寬度應(yīng)比清零端的延遲時(shí)間大，以保證有效的清零；時(shí)鐘脈沖的寬度應(yīng)比時(shí)鐘脈沖周期小，以免引起誤差。由于對(duì)脈沖寬度的穩(wěn)定性要求不高，因此以反相器為主構(gòu)成清零信號(hào)單穩(wěn)電路，這個(gè)電路的時(shí)間常數(shù)RC應(yīng)比輸入電壓的周期時(shí)間小。當(dāng)輸入一個(gè)方波脈沖時(shí)，兩個(gè)輸出端一個(gè)為高電平即為邏輯“1”，一個(gè)為低電平即為邏輯“0”。VR有時(shí)為負(fù)值，在每次方波的上升沿或者下降沿作用時(shí)，清零作用發(fā)生，可實(shí)現(xiàn)電路功能。由于該電路超過CMOS反相器的電源電壓范圍，因此需增加限流保護(hù)電阻R′，方可滿足設(shè)計(jì)要求。

3 MCM封裝的頻域仿真

圖3為MCM封裝后的電路仿真結(jié)果。

圖3 電磁干擾仿真結(jié)果

為更直觀地觀察EMI強(qiáng)度的變化，圖3為上述仿真結(jié)果對(duì)應(yīng)的頻譜圖，其中點(diǎn)線表示允許的極限?？梢钥闯觯瑘D4波形的EMI強(qiáng)度（實(shí)線）均在限制（點(diǎn)線）以下。

圖4 電磁干擾強(qiáng)度

圖5為對(duì)應(yīng)的眼圖，也與上述分析結(jié)果保持一致。由上述頻域和時(shí)域仿真結(jié)果可以看出，本文的MCM電路封裝設(shè)計(jì)滿足實(shí)際要求。目前，最后的工藝版圖已完成設(shè)計(jì)開發(fā)，相關(guān)產(chǎn)品也已有流片。

圖5 電磁干擾眼圖

4 結(jié) 語

本文利用MCM技術(shù)進(jìn)行設(shè)計(jì)、仿真和高密度封裝，時(shí)域和頻域仿真結(jié)果表明，所設(shè)計(jì)的電容顯示電路滿足實(shí)際設(shè)計(jì)要求，對(duì)MCM技術(shù)的應(yīng)用具有一定的借鑒意義。