一種新型的低噪聲硅微機(jī)械陀螺電容讀出電路

吳傳奇，張歡陽，童紫平，龍善麗，賀克軍

（華東光電集成器件研究所，蘇州215163）

0 引言

微機(jī)械陀螺是基于哥氏效應(yīng)測量目標(biāo)物旋轉(zhuǎn)角度或者角速度的傳感器［1?2］。硅微機(jī)械陀螺就是以MEMS技術(shù)為背景的新型陀螺，體積小、成本低，可以與微諧振器組合成微慣性測量組合（Micro Inertial Measurement Unit，MIMU），應(yīng)用于軍事、汽車、工業(yè)和生物醫(yī)藥等領(lǐng)域［3］。硅微機(jī)械陀螺由于其產(chǎn)生的電容變化信號很微弱，極容易受寄生參數(shù)和環(huán)境噪聲的影響。因此，設(shè)計出低噪聲、高精度的電容讀出電路成為陀螺設(shè)計中的關(guān)鍵和難點之一。

電容檢測有多種方式，如跨導(dǎo)放大器［4］、電荷放大器［5?6］、開關(guān)電容電路［7?9］等。其中，開關(guān)電容電路容易為電路輸入提供虛地，對寄生電容不敏感，并易于斬波技術(shù)和相關(guān)雙采樣（Correlated Double Sampling，CDS）技術(shù)等噪聲抑制技術(shù)相結(jié)合，成為復(fù)雜度和性能間的一種有效的折中方案［10］。在傳統(tǒng)開關(guān)電容讀出電路基礎(chǔ)上，本文設(shè)計了一款新穎的開關(guān)電容式高性能硅微機(jī)械陀螺電容讀出電路，整體信號通路采用斬波技術(shù)，同時在與陀螺直接相連的第一級放大器中采用相關(guān)雙采樣技術(shù)，以降低電路的失調(diào)和低頻噪聲，達(dá)到了較高的電容分辨率。

1 系統(tǒng)結(jié)構(gòu)

讀出電路的系統(tǒng)框圖如圖1（a）所示，由代表微機(jī)械陀螺的一對差分可變電容、兩級放大電路、采樣保持電路等部分組成。

整體電路基于斬波穩(wěn)定技術(shù)［6?8，11?12］，通過第一級放大器輸入端的斬波開關(guān)D1，陀螺信號被上變頻到斬波頻率的fc奇次頻率上。此調(diào)制信號經(jīng)過兩級放大后，在輸出端通過斬波開關(guān)D2的解調(diào)和采樣保持電路形成電壓信號輸出，以方便后續(xù)ADC電路的信號處理。兩級放大器的失調(diào)電壓VOS、低頻噪聲VN在輸出端被斬波開關(guān)調(diào)制到高頻，最后可由后續(xù)ADC中的數(shù)字低通濾波器濾除，頻域原理如圖1（b）所示。其中，關(guān)鍵的第一級放大電路采用了CDS技術(shù)，從而大大降低了其低頻閃爍噪聲和開關(guān)噪聲。

圖1 基于斬波技術(shù)的讀出電路系統(tǒng)原理圖Fig.1 Scheme of capacitive readout circuit based on chopper technology

在圖1（a）中，兩級放大器的輸入等效噪聲為SNin＝SN0（1 ＋ fk/f），經(jīng)過輸出端解調(diào)和后期低通濾波后，輸出噪聲為SNout，得到電路的等效輸入電容噪聲為

式（1）中，SN0為等效輸入熱噪聲功率譜密度，fk為放大器的等效輸入1/f噪聲的拐角頻率，fchop為斬波頻率，AC→V為讀出電路的電容電壓靈敏度，Anoise為噪聲增益。由式（1）可知，當(dāng)斬波頻率fchop遠(yuǎn)大于1/f噪聲的拐角頻率fk時，1/f噪聲貢獻(xiàn)可以忽略，斬波技術(shù)可以有效抑制電容讀出電路內(nèi)部的低頻噪聲。

2 電路實現(xiàn)

圖2（a）為本文設(shè)計的電容讀出電路原理圖，圖2（b）為電容讀出電路控制信號的時序圖。電路工作時，PR1和PR2首先對電路進(jìn)行復(fù)位，差分電容的公共端加入由時鐘信號Pdr1/Pdr2控制的方波驅(qū)動電壓信號，幅度ΔV＝VS＋-VS-，用相反相位控制的可編程電容陣列補(bǔ)償陀螺的靜態(tài)敏感電容差的同時，抑制第一級放大器輸入共模的跳變使其穩(wěn)定在 VS-，CS＋＝CS＋ ΔCS/2，CS-＝CSΔCS/2。其中，CS為陀螺的靜態(tài)敏感電容，ΔCS為陀螺的動態(tài)敏感電容。在驅(qū)動電壓一個周期變化內(nèi)，陀螺敏感結(jié)構(gòu)由于質(zhì)心移動產(chǎn)生的電容變化量為ΔCS，其產(chǎn)生的電荷值為ΔQ＝ΔV·ΔCS。電荷經(jīng)過第一級放大器保存到Cf1中，經(jīng)過第二級放大器的放大，得到最終輸出。讀出電路的靈敏度為

2.1 采用CDS技術(shù)的第一級放大電路

第一級放大器電路直接與陀螺結(jié)構(gòu)相連，其噪聲和失調(diào)占整體讀出電路的大部分。為了進(jìn)一步提升電路性能，相關(guān)雙采樣技術(shù)［11?12］運(yùn)用在第一級放大器中以進(jìn)一步消除第一級放大電路的低頻噪聲和直流失調(diào)電壓，同時還可以抑制復(fù)位開關(guān)引入電荷注入以及KT/C噪聲。采用CDS技術(shù)的第一級放大器半邊等效電路如圖3所示，Cp為等效寄生電容。

圖3 帶CDS的第一級放大器半邊等效電路Fig.3 Half equivalent circuit of the first stage amplifier with CDS

整個電路可以分為兩個階段進(jìn)行工作：

1）Pdr1為高電平時，陀螺兩端電壓差一直保持為0，整個階段沒有信號輸入。第一階段開始時，PR1和 PR2為高電平，放大器復(fù)位，直至PR1變?yōu)榈碗娖健２蓸娱_關(guān)S1關(guān)斷，開關(guān)S1溝道電荷和KT/C噪聲疊加至運(yùn)放的輸入端，此時電路進(jìn)入誤差信號檢測階段。PR2仍為高電平，包括運(yùn)放失調(diào)、低頻噪聲、電荷注入和KT/C噪聲的誤差信號Verror經(jīng)過放大存儲在電容CS2上，運(yùn)放輸出電壓為Vo，PR2最后斷開，輸出電壓仍保持不變。

2）Pdr2為高電平時，驅(qū)動信號作用于檢測電容上，陀螺輸出信號和誤差信號同時被放大。兩個階段運(yùn)放輸出端電壓Vo分別為

在第二階段結(jié)束時，最終通過CDS電容CS2的輸出電壓為

由式（5）可以看出，等式右邊前一項為陀螺信號，被完整放大；后一項為整個誤差信號，對其做 Z 變換，為 Verror（1-z-1/2），Verror信號傳輸成高通特性，誤差信號被高通的噪聲函數(shù)所濾除。通過設(shè)計第一級、第二級控制開關(guān)時序，對第一級放大器實現(xiàn)相關(guān)雙采樣，不僅降低了低頻噪聲以及運(yùn)放失調(diào)，同時抑制了復(fù)位開關(guān)溝道電荷注入以及KT/C噪聲對電路的影響，進(jìn)一步提高了電路噪聲性能。

2.2 運(yùn)算放大器設(shè)計

運(yùn)算放大器作為接口電路的核心模塊，其噪聲、失配和有限的直流增益都會給電容電壓轉(zhuǎn)換帶來誤差，影響檢測精度。由于第一級放大器處理的是極其微弱的陀螺信號，輸出電壓幅度較小，低噪聲和高增益是設(shè)計的重點。本文采用如圖4所示的折疊共源共柵放大器結(jié)構(gòu)，選用PMOS輸入級，一方面是由于噪聲系數(shù)相對于PMOS輸入小，另一方面可設(shè)置輸入共模電壓為0，可最大化驅(qū)動電壓信號，進(jìn)一步減小等效輸入噪聲，輸出共模反饋電路采用開關(guān)電容共模反饋，以減小功耗。此外，通過合理設(shè)計各個MOS管的尺寸，盡可能降低OTA的噪聲。

圖4 OP1電路結(jié)構(gòu)Fig.4 Circuit structure of OP1

由于第一級放大器提供了一定的噪聲增益系數(shù)，第二級放大器的噪聲要求相對于第一級得到了減小。第二級放大器設(shè)計的要求是提供較大的擺幅和增益，同時進(jìn)行噪聲優(yōu)化。本文采用如圖5所示的兩級運(yùn)算放大器，電路主體部分為基本兩級放大器，共模反饋部分通過開關(guān)電容電路檢測輸出共模電平的方式，通過誤差放大器完成輸出共模的穩(wěn)定。運(yùn)算放大器的主要性能指標(biāo)如表1所示。

圖5 OP2電路結(jié)構(gòu)Fig.5 Circuit structure of OP2

表1 運(yùn)算放大器性能參數(shù)Table 1 Performance parameters of operational amplifier

3 陀螺測試模型

MEMS陀螺可簡化為一對差分變化的電容模型，但是由于現(xiàn)實中沒有如此形式變化的物理電容。為了能在與陀螺結(jié)構(gòu)聯(lián)合測試前完成對讀出電路的單獨測試評價，本文設(shè)計了陀螺的測試模型，如圖6所示。

圖6 測試模型Fig.6 Test model

讀出電路對電容變化的檢測本質(zhì)上是對電荷量的檢測。圖6（a）中，假設(shè)電容變化量為ΔC，則一個周期內(nèi)送入電路處理的電荷量為 ΔVΔC；圖6（b）中，對于固定電容CS1，一個時鐘周期內(nèi)產(chǎn)生的差分電荷量為VinCS1，陀螺電容模型與測試模型等效，則滿足

測試中，CS1采用1pF電容，則可得到

這樣就實現(xiàn)了用差分電壓信號變化幅度Vin代替差分電容變化，方便對讀出電路進(jìn)行單獨測試。

4 測試與分析

本文的讀出電路應(yīng)用一款單片數(shù)字陀螺信號調(diào)理電路芯片，芯片采用0.18μm CMOS工藝。圖7為一部分芯片版圖顯微鏡照片，包括驅(qū)動和檢測通道的電容讀出電路以及模數(shù)轉(zhuǎn)換器，圖中標(biāo)注的C/V部分即本文設(shè)計的電容讀出電路，單路讀出電路面積為0.8mm×1mm。

圖7 芯片版圖顯微照片F(xiàn)ig.7 Micrograph of capacitive readout chip

采用圖6的測試模型，通過信號發(fā)生器輸入一定幅度的正弦信號，用示波器測量得到的讀出電路正負(fù)輸出端的波形，如圖8所示。由測試結(jié)果可以看出，讀出電路完成了電容電壓信號的轉(zhuǎn)換。

圖8 電容讀出電路瞬態(tài)響應(yīng)測試圖Fig.8 Test results of capacitive readout chip

不斷改變輸入的正弦信號幅度，模擬陀螺差分電容變化，測量敏感檢測通道的最終對應(yīng)輸出，得到換算后讀出電路的電容電壓轉(zhuǎn)移曲線，如圖9所示。其中，通過改變輸入正弦信號相位模擬電容正負(fù)變化，讀出電路靈敏度為 12.58V/pF，-100fF～＋100fF等效變化電容輸入，電路輸出非線性度為4.97×10-5，對應(yīng)的讀出電路輸出幅度約為1.25V。

圖9 輸入電容與輸出電壓轉(zhuǎn)移曲線Fig.9 Transfer curves of input capacitance and output voltage

信號調(diào)理電路芯片與陀螺聯(lián)合測試，陀螺諧振正常工作、零角速度輸入時，頻譜儀測出的讀出電路的輸出功率譜如圖10所示。陀螺諧振頻率在11kHz附近，噪聲功率譜密度約為-122.8dBVrms/rtHz，此時的電容靈敏度為12.58V/pF，得到電路的電容分辨率為 0.06aF/Hz1/2。表2為本文讀出電路與先前報道的實現(xiàn)相同電路功能的讀出電路的對比。文獻(xiàn)［6］和文獻(xiàn)［9］均采用了斬波技術(shù)來抑制低頻噪聲和失調(diào)，文獻(xiàn)［8］則采用了CDS技術(shù)，都實現(xiàn)了較高的電容分辨率。本文所述電路同時采用了斬波和CDS技術(shù)，噪聲性能得到很大提升。

圖10 電容讀出電路的輸出噪聲功率譜密度Fig.10 Noise power spectrum density of capacitive readout circuit

表2 幾種讀出電路性能對比Table 2 Performance comparison of several readout circuits

5 結(jié)論

本文提出并具體實現(xiàn)了一款高性能電容讀出電路，同時采用斬波和相關(guān)雙采樣兩種低噪聲設(shè)計技術(shù)，提高了電路的動態(tài)范圍和分辨率。測試結(jié)果表明，在12.58V/pF電路靈敏度下，電容讀出電路輸出噪聲可達(dá)-122.8dBV/Hz1/2，等效電容分辨率可達(dá)0.06aF/Hz1/2，該電路能滿足高精度硅微陀螺的應(yīng)用需求。