公差設(shè)計對高集成度微波收發(fā)組件可靠性的影響

魏守明，顧江川，張文超，吳小虎

(南京電子器件研究所，江蘇南京 210016)

0 引言

隨著相控陣技術(shù)的發(fā)展進步，有源相控陣技術(shù)被廣泛地應(yīng)用于現(xiàn)代各種高新武器雷達裝備中，例如：先進戰(zhàn)機的機載火控雷達、遠程預警探測系統(tǒng)、新一代艦船艦載一體化系統(tǒng)、星載對地觀測雷達和導彈導引頭制導雷達等，有源相控陣雷達已經(jīng)成為了現(xiàn)代高新武器裝備先進與否的一個重要標準[1]。收發(fā)組件在各類有源相控陣雷達裝備中實現(xiàn)信號接收和發(fā)射功能，是裝備實現(xiàn)電控掃描和收/發(fā)的核心部件?，F(xiàn)代戰(zhàn)爭正在向高機動化、信息化方向發(fā)展，對各種系統(tǒng)提出了固態(tài)化、高可靠性和小型化的要求。在這種形勢需求下，高集成度收發(fā)組件得到了大力發(fā)展。應(yīng)用高集成度收發(fā)組件的有源相控陣雷達與傳統(tǒng)的雷達相比，具有體積重量大幅減小、掃描更靈活、性能更可靠、抗干擾能力更強和能快速地適應(yīng)戰(zhàn)場條件的變化等特點[2]。高集成度收發(fā)組件作為有源相控陣雷達中最為核心的組成部分，影響和制約著武器裝備的主要性能，是提高武器裝備性能功能的核心部件。

圖1 收發(fā)組件的原理圖

1 收發(fā)組件工作原理

收發(fā)組件的工作原理框圖如圖1所示，接收和發(fā)射分時獨立工作。穩(wěn)壓電源提供專用集成電路(ASIC： Application Specific Integrated Circuit)、 驅(qū)放、功放和低噪放的工作電壓。ASIC將信號機提供的串聯(lián)控制信號 (DATA、EN和T/R等)進行處理后產(chǎn)生并聯(lián)控制信號 (C2、C3、C4和C5等)。在發(fā)射狀態(tài)下，發(fā)射信號TX由數(shù)控移相器按ASIC提供的數(shù)據(jù)進行移相后，由開關(guān)1進入發(fā)射支路，經(jīng)驅(qū)放和功放進行放大，使輸出功率達到要求的電平，經(jīng)過環(huán)形器由天線向空間輻射。在接收狀態(tài)下，天線接收空間輻射的信號由環(huán)形器輸入到接收支路，經(jīng)限幅器和低噪放進行放大，然后由開關(guān)1送衰減器和移相器進行幅相調(diào)整，最后輸出RX信號到信號處理機[3]。

2 高集成度微波收發(fā)組件的特點

高集成度收發(fā)組件是以微波毫米波單片集成電路芯片和射頻MEMS芯片等核心芯片為基礎(chǔ)，利用微電子制造技術(shù)、低溫共燒陶瓷 (LTCC)技術(shù)、芯片微組裝和高集成度封裝技術(shù)等工藝技術(shù)開發(fā)的新型集成組件，具有體積小、重量輕、可靠性高、一致性好和成本低等優(yōu)點[4]。核心芯片、微組裝和LTCC微封裝等制造技術(shù)的不斷提高，牽引收發(fā)組件制造技術(shù)快速更新，突出表現(xiàn)在收發(fā)組件體積和重量不斷減小，集成度不斷提升，可靠性不斷提高[5]。某高集成度毫米波八通道收發(fā)組件的外形圖如圖2所示，從圖2中可以看出，該產(chǎn)品實現(xiàn)封裝一體化，大小與一枚硬幣相近，在該體積內(nèi)共集成了8個收發(fā)通道，每個通道均可以實現(xiàn)信號接收和發(fā)射功能。

圖2 毫米波八通道T/R組件

3 典型的失效案例分析

以某毫米波收發(fā)組件為例，其應(yīng)用環(huán)境為導彈導引頭制導雷達，在裝機使用過程中，發(fā)生多起失效導致整機工作異常。將失效的組件返回，經(jīng)過開帽后排查，確定故障原因包括：1)四芯絕緣子內(nèi)導體與PCB包邊之間公差設(shè)計不良，導致四芯絕緣子內(nèi)導體與PCB包邊存在短路隱患，在整機使用過程中受溫度應(yīng)力的影響，由短路隱患變?yōu)槎搪罚?)ASIC芯片與吸收體之間公差設(shè)計不良，導致ASIC芯片上的金絲被吸收體壓趴，金絲之間存在短路隱患，在整機使用過程中受溫度應(yīng)力的影響，由短路隱患變?yōu)槎搪贰?/p>

3.1 四芯絕緣子內(nèi)導體與PCB包邊之間公差設(shè)計不良

某用戶反映，在常溫條件下整機測試正常，但是在低溫 (-55℃)條件下整機電流異常偏大。經(jīng)排查，發(fā)現(xiàn)整機中某毫米波收發(fā)組件在低溫條件下柵極加電端口 (Vg)對地短路。將故障組件開帽后，根據(jù)故障樹在顯微鏡下進行故障定位，發(fā)現(xiàn)負責電壓傳輸?shù)乃男窘^緣子內(nèi)導體 (圓圈內(nèi))與PCB包邊 (電學接地)近乎短路，在80倍顯微鏡下觀察不到明顯的縫隙，如圖3所示。將該內(nèi)導體遠離PCB包邊，預留可見的縫隙后，低溫下該加電端口對地開路，恢復正常。因此，定位該四芯絕緣子內(nèi)導體與PCB包邊存在短路隱患導致低溫下該組件失效。

圖3 四芯絕緣子內(nèi)導體與PCB包邊短路

從圖3中可以看出，發(fā)生短路的四芯絕緣子內(nèi)導體 (右側(cè))距PCB包邊比處于同一平面的左側(cè)的內(nèi)導體更近，同時發(fā)生短路的四芯絕緣子內(nèi)導體有一定的偏心，對四芯絕緣子內(nèi)導體偏心角度進行測量，結(jié)果如圖4所示。發(fā)生短路的四芯絕緣子偏心角度為4.36°，未發(fā)生短路的四芯絕緣子偏心角度為1.55°，該角度符合GJB 548B方法2009.1的規(guī)定，即引線偏離平面不可超過20°。

圖4 四芯絕緣子偏心角度

對四芯絕緣子內(nèi)導體與PCB包邊的各相關(guān)尺寸 (如圖5所示)進行測量，測量結(jié)果和設(shè)計值對比如表1所示，從表1中可以看出，各尺寸均滿足設(shè)計要求。在圖5中，尺寸A為PCB“U形”凹槽的距離，尺寸B和D分別為四芯絕緣子內(nèi)導體側(cè)邊與PCB包邊的距離，尺寸C為四芯絕緣子兩個內(nèi)導體之間的距離，尺寸E為四芯絕緣子內(nèi)導體頂端與PCB包邊的距離。

圖5 四芯絕緣子內(nèi)導體與PCB包邊的各相關(guān)尺寸

表1 四芯絕緣子與包邊設(shè)計和實測對比

通過以上測量可知，四芯絕緣子內(nèi)導體與PCB包邊的各相關(guān)尺寸均在設(shè)計文件的規(guī)定范圍之內(nèi)，但是均有一定的偏差。這些偏差累積結(jié)合四芯絕緣子內(nèi)導體發(fā)生了一定的偏心，共同導致了四芯絕緣子內(nèi)導體會與PCB包邊發(fā)生短路隱患。在常溫條件下，尚未短路；但在低溫條件下，各種材料發(fā)生形變，這些形變的綜合作用導致短路隱患變?yōu)槎搪穂6]。

3.2 ASIC芯片與吸收體之間公差設(shè)計不良

某用戶反映，在常溫條件下整機測試正常，但是在高溫 (+70℃)條件下整機不受控。經(jīng)排查，發(fā)現(xiàn)整機中某毫米波收發(fā)組件在高溫條件下DATA信號端口為高電平，正常應(yīng)為低電平。該組件開帽后，根據(jù)故障樹進行故障定位，發(fā)現(xiàn)負責DATA信號傳輸?shù)慕鸾z與負責SEL信號傳輸?shù)慕鸾z近乎短路，在80倍顯微鏡下觀察不到明顯的縫隙，如圖6所示。因為SEL信號為高電平，因此，兩者發(fā)生短路時，DATA信號端口被拉高上升為高電平。人為將兩根金絲分離，預留可見的縫隙后，高溫下DATA信號端口為低電平，恢復正常。因此，定位DATA信號金絲和SEL信號金絲存在短路隱患導致高溫下該組件失效。

圖6 DATA信號傳輸金絲與SEL信號傳輸金絲短路隱患

觀察圖6所示的4根金絲的形貌可以看出，除了DATA和SEL信號金絲外，其余2根金絲拱弧處也發(fā)生了扭曲變形。該4根金絲均位于ASIC芯片上方，ASIC芯片區(qū)域剖面結(jié)構(gòu)如圖7所示，蓋板下面貼吸收體，蓋板距離基板設(shè)計尺寸為1 mm±0.05 mm，吸收體的厚度為0.25 mm±0.02 mm，ASIC芯片的厚度為0.4 mm±0.02 mm，ASIC芯片底部粘接材料的厚度為0.01 mm±0.005 mm。該處金絲采用楔形鍵合工藝，金絲鍵合的高度為0.3 mm±0.05 mm。經(jīng)測量，該組件蓋板距離基板尺寸為0.98 mm，吸收體的厚度為0.28 mm、ASIC芯片的厚度為0.41 mm，粘接材料的厚度為0.01 mm，均符合設(shè)計要求。測量變形后的金絲，金絲高度為0.28 mm。將以上尺寸累加，金絲已經(jīng)觸碰至吸收體。結(jié)合金絲拱弧處發(fā)生扭曲變形，而拱弧處在金絲的最高點，判斷圖6中的4根金絲被吸收體壓趴。在常溫條件下，金絲之間尚有微小的間隙，因此組件電性能正常；而在高溫條件下，各種材料發(fā)生形變，這些形變的綜合作用導致金絲由短路隱患變?yōu)槎搪贰?/p>

圖7 AISC芯片區(qū)域剖面結(jié)構(gòu)示意圖

4 解決措施

將圖5中的尺寸A由原來的1 360 μm±100 μm增加為1 460 μm±100 μm， 可以保證極限公差和四芯絕緣子內(nèi)導體偏心10°同時發(fā)生時，四芯絕緣子內(nèi)導體與PCB包邊仍然不會發(fā)生短路。

由于ASIC芯片是低頻硅芯片，不會向外界輻射電磁波，因此其上方不貼吸收體不會影響組件的性能。后續(xù)產(chǎn)品不在ASIC芯片上方貼吸收體，以消除觸碰金絲的隱患。小蓋板上粘貼吸收體示意圖如圖8所示。

圖8 小蓋板上貼吸收體位置示意圖

以上措施落實后，再未發(fā)生同類質(zhì)量問題，證明改進措施有效。

5 結(jié)束語

本文對高集成度微波收發(fā)組件由于公差設(shè)計存在不足而導致的典型失效案例進行了分析，論述了公差設(shè)計對于產(chǎn)品可靠性的重要影響。針對這些失效案例，可以獲得以下幾點啟示：

a)在高集成度收發(fā)組件實現(xiàn)過程中，對于尺寸精確度的要求不斷地提高，在尺寸設(shè)計時要考慮充分，不僅要考慮到原材料的公差，還要考慮到裝配的公差，保證在各種公差累積的情形下均不會出現(xiàn)失效，條件允許的情況下，可以留一定的余量；

b)針對公差設(shè)計存在隱患的地方，在裝配工藝文件或圖紙中進行標注，確保組件裝配后可以達到設(shè)計效果；

c)組件試驗要充分，不僅要關(guān)注各項電性能指標的實現(xiàn)情況，也要關(guān)注結(jié)構(gòu)安裝，保證產(chǎn)品在高低溫或者綜合應(yīng)力條件下仍能正常工作。