Cortex-M0+內(nèi)核Kinetis L系列的低功耗機(jī)制初探

韓培榮

（蘇州大學(xué) 計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院，江蘇 蘇州 215000）

基于ARM Cortex-M0+處理器的Kinetis L系列微控設(shè)備在基于ARM的嵌入式處理器領(lǐng)域具有著較為明顯的優(yōu)勢(shì)。產(chǎn)品制造過(guò)程中所使用的低漏電技術(shù)和90 nm薄膜存儲(chǔ)工藝技術(shù)可以讓能效設(shè)計(jì)擺脫8位MCU及16位MCU的限制。與之相關(guān)的低能耗機(jī)制分析，可以為相關(guān)應(yīng)用產(chǎn)品的研發(fā)提供一定的技術(shù)支持。

1 功耗因素模型的研究分析

1.1 硬件功耗模型分析

從CMOS主流制程工藝的現(xiàn)狀來(lái)看，其在硬件領(lǐng)域的功耗主要可以分為動(dòng)態(tài)功耗和靜態(tài)功耗兩種形式。在工藝尺寸不斷縮小的情況下，低功耗設(shè)計(jì)的主要影響因素為晶體管的靜態(tài)功耗。一般而言，動(dòng)態(tài)功率消耗主要產(chǎn)生于邏輯門狀態(tài)的切換階段。與門級(jí)相關(guān)的晶體管的內(nèi)部電容充電以后的功耗大小與時(shí)鐘頻率和信號(hào)翻轉(zhuǎn)頻率等因素之間存在著較為密切的聯(lián)系。為優(yōu)化硬件的動(dòng)態(tài)功耗，人們可以采用降低時(shí)鐘頻率的方式控制功耗，時(shí)鐘門控技術(shù)的應(yīng)用，可以在控制電路活動(dòng)次數(shù)的基礎(chǔ)上，發(fā)揮出優(yōu)化動(dòng)態(tài)功耗的作用。

在靜態(tài)功耗的優(yōu)化過(guò)程中，人們可以將低開(kāi)關(guān)閾值晶體管應(yīng)用于關(guān)鍵時(shí)序路徑之中，高開(kāi)關(guān)閾值的晶體管的多閾值技術(shù)可以在一些非關(guān)鍵路徑中得到應(yīng)用。門控電源技術(shù)的應(yīng)用，也可以發(fā)揮出降低芯片漏電流和靜態(tài)功效的作用。

1.2 軟件功耗模型分析

軟件優(yōu)化也是降低系統(tǒng)功耗的有效方式。受不同架構(gòu)所支持的指令集的差異性的影響，軟件功耗因子優(yōu)化方式在實(shí)際應(yīng)用過(guò)程中存在著適用性受限的問(wèn)題。對(duì)于微型控制設(shè)備而言，任何一種指令都具有著一定的功耗，指令執(zhí)行階段的每一種操作都可以起到激活控制器中某系硬件部件的作用。除了高效化的超長(zhǎng)指令以外，代碼融合技術(shù)和合適的編譯方法的應(yīng)用，也可以發(fā)揮出減少存儲(chǔ)系統(tǒng)訪問(wèn)頻率的作用。狀

態(tài)機(jī)狀態(tài)的便拿方法的合理運(yùn)用，也可以在減少電路在狀態(tài)切換時(shí)的翻轉(zhuǎn)次數(shù)的方式，降低程序軟件的執(zhí)行功耗。

2 低功耗機(jī)制分析

基于Cortex-M0+內(nèi)核處理器的微控制器在家用電器、便攜式醫(yī)療系統(tǒng)、智能電表系統(tǒng)和照明系統(tǒng)等領(lǐng)域發(fā)揮著重要的作用。以Cortex-M0+內(nèi)核Kinetis L系列微處理器為例，這一設(shè)備制造過(guò)程中所應(yīng)用的低漏電技術(shù)和90 nm薄膜存儲(chǔ)工藝技術(shù)可以讓微處理器的能效設(shè)計(jì)擺脫8位或16位MCU的限制。從ARM Cortex-M0+技術(shù)的發(fā)展現(xiàn)狀看，ARM Cortex-M0+處理具有著將上一代ARM Cortex-M0技術(shù)升級(jí)為真正的8位替代產(chǎn)品的能力，單周期訪問(wèn)I/O和關(guān)鍵外設(shè)的能力、優(yōu)化程序內(nèi)存訪問(wèn)的能力和為微跟蹤緩沖器提供低成本跟蹤解決方案的能力是新一代ARM Cortex-M0+處理器所具有的主要能力。從相關(guān)微控制器的性能參數(shù)來(lái)看，這一設(shè)備在運(yùn)行功耗比、EEMBC標(biāo)準(zhǔn)和CoreMark數(shù)據(jù)等多個(gè)方面均表現(xiàn)出了低功耗策略。

2.1 硬件功耗因子的優(yōu)化

對(duì)于Cortex-M0+內(nèi)核處理器而言，與之相關(guān)的硬件功耗因子與低功耗制程工藝、靈活電源模式和時(shí)鐘模式之間存在著較為密切的聯(lián)系。與Cortex-M0+內(nèi)核芯片有關(guān)的電源管理工具包含了電源門控、保持寄存器、隔離單元和電平轉(zhuǎn)換設(shè)備等多種設(shè)備。PMK技術(shù)與基于低功耗架構(gòu)的通用I/O的應(yīng)用，可以讓軟件編程具有實(shí)現(xiàn)多種輸入類型的能力。為實(shí)現(xiàn)整個(gè)控制器的低功耗設(shè)計(jì)，相關(guān)人員也需要對(duì)地池低功耗特性的外設(shè)模塊組件的作用進(jìn)行充分關(guān)注。

在靈活電源模式和時(shí)鐘模式方面，Cortex-M0+內(nèi)核Kinetis L系列可以在Sleep模式、Deep模式的基礎(chǔ)上，擴(kuò)展8種低功耗模式，比如RUN模式、WLPR模式、WAIT模式和VLPW模式。在數(shù)字系統(tǒng)領(lǐng)域，時(shí)鐘系統(tǒng)發(fā)揮著整個(gè)系統(tǒng)的中樞神經(jīng)的作用。Kinetis L系列中所應(yīng)用的時(shí)鐘系統(tǒng)或門控時(shí)鐘系統(tǒng)具有著靈活可配的特點(diǎn)。在實(shí)際應(yīng)用領(lǐng)域，人們可以通過(guò)軟件配置時(shí)鐘模式的應(yīng)用，對(duì)不同的時(shí)鐘源和時(shí)鐘頻率進(jìn)行選擇。

2.2 軟件功耗因子的優(yōu)化

本文中所論述的Cortex-M0+內(nèi)核Kinetis L系列微控設(shè)備為飛思卡爾推出的K125型設(shè)備。這一設(shè)備中所使用的Cortex-M0+為ARM Cortex-M3/M4指令集的主要組成部分。它與Cortex-M0之間具有著較為良好的兼容性。Kinetis L系列與Kinetis K系列之間也具有著支持特性相同的特點(diǎn)。在入門及應(yīng)用升級(jí)至Kinetis 32位以后，人們需要借助具有緊密集成特點(diǎn)的支持資源，對(duì)新的系統(tǒng)資源進(jìn)行應(yīng)用。相比于傳統(tǒng)的8位指令集或16位指令集，與Kinetis 32位有關(guān)的Thumb指令集可以借助Thumb-2技術(shù)的特性，解決Thumb指令不支持以SIMD功能為代表的特殊功能的問(wèn)題。在代碼密度和性能方面，Kinetis L系列微控設(shè)備可以借助根底的處理器主頻降低系統(tǒng)的整體功耗。二級(jí)流水線設(shè)計(jì)體系的建構(gòu)，可以在發(fā)揮出減少存儲(chǔ)器訪問(wèn)頻率的作用的基礎(chǔ)上，降低系統(tǒng)的功耗。以K125型Kinetis L設(shè)備為例，這一系統(tǒng)中的二級(jí)流水線架構(gòu)為馮諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)相結(jié)合的產(chǎn)物。這一設(shè)備在實(shí)際應(yīng)用過(guò)程中可以在降陰影分支的基礎(chǔ)上，降低存儲(chǔ)器的訪問(wèn)頻率。

3 結(jié)論

微控制器實(shí)現(xiàn)低功耗的技術(shù)要點(diǎn)與軟硬件功耗模型之間存在著一定的聯(lián)系。在不同功耗等級(jí)模式下，人們可以從時(shí)鐘模式關(guān)系和電源模式等方面入手，實(shí)現(xiàn)微處理器設(shè)備的能耗的降低。

［1］沈忱，王宜懷，李成金，等.Cortex-M0+內(nèi)核Kinetis L系列的低功耗機(jī)制分析［J］.單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2014，14（03）：9-12.

［2］［出版者不詳］.TKScope嵌入式仿真開(kāi)發(fā)平臺(tái)講座（46）TKScope最新組件支持最新Cortex-M0+內(nèi)核的在線仿真和編程［J］.單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2012，12（12）：84-85.