基于自動(dòng)對(duì)齊算法的Python300圖像傳感器接口邏輯電路設(shè)計(jì)

南京郵電大學(xué) 王 翔

圖像傳感器按照接口數(shù)據(jù)傳輸方式可分為并行接口圖像傳感器和串行接口圖像傳感器，LVDS接口的圖像傳感器是串行接口圖像傳感器的一種，可以提供很高的幀率和抗干擾傳輸能力。圖像傳感器的邏輯接口，負(fù)責(zé)接收傳輸過(guò)來(lái)的原始圖像數(shù)據(jù)，并進(jìn)行解碼、時(shí)序同步等操作，輸出相應(yīng)分辨率的圖像數(shù)據(jù)，供后續(xù)處理或者顯示。字對(duì)齊操作是指在高速的LVDS串行數(shù)據(jù)中找到正確的起始采樣點(diǎn)，它是將LVDS高速串行數(shù)據(jù)恢復(fù)成低速并行數(shù)據(jù)的重要步驟，也是后續(xù)數(shù)據(jù)處理的前提條件。針對(duì)LVDS接口的Python300圖像傳感器邏輯接口設(shè)計(jì)，提出一種自動(dòng)對(duì)齊算法，能夠自動(dòng)尋找LVDS數(shù)據(jù)中的同步碼，完成字節(jié)對(duì)齊，恢復(fù)出正確的數(shù)據(jù)。仿真并且在ZYNQ平臺(tái)上實(shí)現(xiàn)自動(dòng)對(duì)齊算法和接口邏輯，實(shí)驗(yàn)表明，自動(dòng)對(duì)齊算法能夠更快速準(zhǔn)確地完成LVDS數(shù)據(jù)的字對(duì)齊，CRC校檢無(wú)誤，并且通過(guò)后續(xù)同步通道解碼、重映射等模塊，能夠產(chǎn)生正確視頻格式數(shù)據(jù)，圖像顯示正常。

引言：機(jī)器視覺(jué)的不斷成熟與發(fā)展，使得其應(yīng)用面越來(lái)越廣泛。圖像采集部分是一個(gè)完整可靠機(jī)器視覺(jué)系統(tǒng)的入口部分，也是關(guān)鍵部分（熊曉薇.基于FPGA的視頻圖像處理的研究與實(shí)現(xiàn)[D].河北大學(xué),2010）。圖像采集部分包含圖像傳感器，以及連接圖像傳感器的接口邏輯部分。圖像傳感器負(fù)責(zé)圖像的成像，以及原始圖像輸出（李守政,湯斌,歐紅師,等.一種基于FPGA的CCD圖像傳感器驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)[J].國(guó)外電子測(cè)量技術(shù),2014(1):80-84;祝長(zhǎng)鋒,肖鐵軍.基于FPGA的視頻圖像采集系統(tǒng)的設(shè)計(jì)[J].計(jì)算機(jī)工程與設(shè)計(jì),2008,29(17):4404-4407）。很多情況下，原始圖像數(shù)據(jù)，如RAW格式圖像，并不能夠直接顯示，也不能進(jìn)行邊緣檢測(cè)等后續(xù)圖像處理操作，而需要通過(guò)邏輯接口部分進(jìn)行信號(hào)轉(zhuǎn)換、解碼等操作，使之變成常見(jiàn)格式的圖像數(shù)據(jù)（劉宏,符意德.基于Zynq芯片的圖像處理系統(tǒng)平臺(tái)設(shè)計(jì)[J].計(jì)算機(jī)與現(xiàn)代化,2015(8):43-47）。

邏輯接口通常有專用電路、單片機(jī)/微控制器（MCU）、FPGA等多種實(shí)現(xiàn)方式。專用電路速度快但造價(jià)高、開(kāi)發(fā)難度大，且適應(yīng)性窄，當(dāng)需要更改功能或添加功能時(shí)，則需要重新設(shè)計(jì)電路，制作芯片，不夠靈活。單片機(jī)/微控制器處理能力有限，速度與帶寬會(huì)是處理高幀率、高分辨率圖像的瓶頸。FPGA設(shè)計(jì)邏輯接口較為靈活，利用其內(nèi)部邏輯資源并行處理的優(yōu)勢(shì)，可以實(shí)現(xiàn)高帶寬、高分辨率的圖像采集與處理，同時(shí)也具有非常大的靈活性，如果需要更改或升級(jí)功能，只需要更改代碼，重新綜合實(shí)現(xiàn)即可。

常見(jiàn)的圖像傳感器按照?qǐng)D像數(shù)據(jù)的輸出方式，可分為并行總線接口傳感器和串行總線接口傳感器。并行總線接口圖像傳感器以并行的方式輸出圖像數(shù)據(jù)，相同帶寬下時(shí)鐘速率要求低。串行總線接口傳感器中，像素?cái)?shù)據(jù)按照位的形式，依次在總線中傳輸，接收端需要相應(yīng)處理，將數(shù)據(jù)恢復(fù)成并行形式。

串行數(shù)據(jù)線可以避免并行數(shù)據(jù)線在高速信號(hào)平行傳輸?shù)木€間串?dāng)_問(wèn)題，因此串行數(shù)據(jù)圖像傳感器可以工作在很高的時(shí)鐘頻率。串行接口按照傳輸線可分為單端接口與差分接口，差分接口中每一路信號(hào)用一對(duì)差分線表示，可以提供更強(qiáng)的抗干擾能力，例如LVDS接口就是典型的差分串行接口。

得益于LVDS接口的高速傳輸特性，因此LVDS圖像傳感器可以提供很高的數(shù)據(jù)傳輸帶寬，也就提供了很快的傳輸幀率。但相比于并行數(shù)據(jù)傳輸，LVDS接口數(shù)據(jù)需要進(jìn)行字對(duì)齊，即找到串并轉(zhuǎn)換時(shí)正確穩(wěn)定的采樣起始點(diǎn)，才能把高速的串行數(shù)據(jù)按照特定的位寬恢復(fù)出來(lái)，供后續(xù)模塊處理。對(duì)于帶源同步時(shí)鐘的LVDS接口，可以直接通過(guò)源同步時(shí)鐘和配套的解串行模塊完成字對(duì)齊操作。而沒(méi)有提供源同步時(shí)鐘的LVDS接口器件，可以利用同步碼完成字對(duì)齊操作。對(duì)于這一種方式，通常有兩種方法，第一種是手動(dòng)對(duì)齊，也就是人為的設(shè)定相位延遲長(zhǎng)度，在LVDS源數(shù)據(jù)產(chǎn)生之后，通過(guò)內(nèi)部的相位控制模塊，進(jìn)行相位延遲，等到預(yù)設(shè)的延時(shí)長(zhǎng)度到達(dá)之后，就將當(dāng)前位置作為數(shù) 據(jù)LVDS數(shù)據(jù)采樣的開(kāi)始，也就是第一個(gè)字的起始位置；第二種方法是使用自動(dòng)對(duì)齊算法，通過(guò)該算法，可以自動(dòng)地在LVDS數(shù)據(jù)中進(jìn)行搜索，直至搜索到同步碼，完成字對(duì)齊操作。

對(duì)于LVDS接口的圖像傳感器，需要設(shè)計(jì)相匹配的對(duì)齊模塊完成正確的字對(duì)齊操作，才能保證后續(xù)同步通道解碼模塊從原始圖像數(shù)據(jù)中恢復(fù)成幀開(kāi)始、行開(kāi)始、圖像數(shù)據(jù)等信息。這些數(shù)據(jù)通過(guò)CRC校檢無(wú)誤后進(jìn)行重映射，對(duì)像素順序重新排列，在按特定分辨率的標(biāo)準(zhǔn)視頻消隱進(jìn)行同步，輸出圖像幀，傳送到后續(xù)模塊（陸佳華,潘祖龍,彭競(jìng)宇.嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計(jì)實(shí)戰(zhàn)指南[M].機(jī)械工業(yè)出版社2014;李列.FPGA低功耗設(shè)計(jì)相關(guān)技術(shù)研究[D].中南大學(xué),2010）。

1 整體邏輯接口設(shè)計(jì)

圖1 邏輯接口整體設(shè)計(jì)

如圖1所示，整體Python300圖像傳感器邏輯接口由6個(gè)部分組成：自動(dòng)對(duì)齊模塊、同步通道解碼模塊、CRC校檢模塊、重映射模塊、fifo模塊、640*480P標(biāo)準(zhǔn)時(shí)序產(chǎn)生模塊。

自動(dòng)對(duì)齊模塊完成LVDS入口數(shù)據(jù)串并轉(zhuǎn)換操作，自動(dòng)對(duì)齊算法也在該模塊中實(shí)現(xiàn)。自動(dòng)對(duì)齊的目的是完成字對(duì)齊操作，找到穩(wěn)定采樣點(diǎn)，從該點(diǎn)進(jìn)行采樣可以將高速串行信號(hào)準(zhǔn)確地轉(zhuǎn)化為并行信號(hào)。對(duì)于CMOS圖像傳感器Python300，其接口為4路LVDS數(shù)據(jù)信號(hào)加1路LVDS同步信號(hào)，這5路信號(hào)經(jīng)過(guò)自動(dòng)對(duì)齊模塊成為5路并行信號(hào)，送入同步通道解碼模塊。

攝像頭輸出的數(shù)據(jù)為原始RAW格式數(shù)據(jù)，其中數(shù)據(jù)通道與同步通道的數(shù)據(jù)存在對(duì)應(yīng)關(guān)系，同步通道中存在不同的同步碼，每一種同步碼對(duì)應(yīng)數(shù)據(jù)通道不同的狀態(tài)信息，如幀開(kāi)銷、行開(kāi)銷、幀開(kāi)始、行開(kāi)始、幀結(jié)束、行結(jié)束、有效像素?cái)?shù)據(jù)等信息。同步通道解碼就是根據(jù)這些同步碼，解析出對(duì)應(yīng)的狀態(tài)信息，傳遞給后級(jí)模塊。

CRC（循環(huán)冗余校檢）校檢模塊用以校檢攝像頭數(shù)據(jù)的正確性，對(duì)于每一路數(shù)據(jù)通道，該模塊都進(jìn)行CRC校檢，并輸出校檢結(jié)果。重映射模塊將四路數(shù)據(jù)通道的順序按照傳感器技術(shù)手冊(cè)中的要求，重新做調(diào)整，使像素?cái)?shù)據(jù)輸出排列正確，不發(fā)生偏斜。

整個(gè)的邏輯接口目的是輸出640*480P的視頻格式數(shù)據(jù)，640*480P時(shí)序產(chǎn)生模塊產(chǎn)生標(biāo)準(zhǔn)時(shí)序，包括行同步、場(chǎng)同步、有效數(shù)據(jù)信號(hào)。該模塊與重映射模塊通過(guò)FIFO連接，并將經(jīng)過(guò)重映射之后調(diào)整過(guò)順序的像素?cái)?shù)據(jù)同步到標(biāo)準(zhǔn)640*480P的時(shí)序下面。

2 自動(dòng)對(duì)齊模塊設(shè)計(jì)

2.1 總體設(shè)計(jì)

圖2 自動(dòng)對(duì)齊模塊整體設(shè)計(jì)

同步碼自動(dòng)對(duì)齊算法的目的在于自動(dòng)地在高速串行數(shù)據(jù)流中找到相應(yīng)的同步碼，并且保證在有效數(shù)據(jù)中突然出現(xiàn)的，與對(duì)齊碼相同，但不是對(duì)齊碼的數(shù)據(jù)，不會(huì)使自動(dòng)對(duì)齊算法做出錯(cuò)誤判斷。

整體的自動(dòng)對(duì)齊模塊設(shè)計(jì)如圖2所示，輸入數(shù)據(jù)為L(zhǎng)VDS信號(hào)，輸出數(shù)據(jù)為解串行并經(jīng)過(guò)對(duì)齊后的并行數(shù)據(jù)以及相應(yīng)的對(duì)齊狀態(tài)。內(nèi)部實(shí)現(xiàn)主要由三個(gè)模塊組成：串并轉(zhuǎn)換/相位控制模塊、同步握手模塊、自動(dòng)對(duì)齊算法狀態(tài)機(jī)模塊。

串并轉(zhuǎn)換/相位控制模塊接收LVDS信號(hào)，并將差分信號(hào)轉(zhuǎn)換為單端信號(hào)，隨之經(jīng)過(guò)IODELAY2和ISERDES2進(jìn)行相位控制和轉(zhuǎn)并行輸出。而其中相位控制和ISERDES2的位偏移控制來(lái)源于自動(dòng)對(duì)齊算法狀態(tài)機(jī)。

同步握手模塊溝通串并轉(zhuǎn)換/相位控制模塊和自動(dòng)對(duì)齊算法狀態(tài)機(jī)模塊，當(dāng)自動(dòng)對(duì)齊狀態(tài)機(jī)需要當(dāng)前數(shù)據(jù)的時(shí)候，即與同步握手模塊建立握手連接，由同步握手模塊向串并轉(zhuǎn)換/相位控制模塊申請(qǐng)實(shí)時(shí)解串行的數(shù)據(jù)，并傳送給自動(dòng)對(duì)齊算法狀態(tài)機(jī)。自動(dòng)對(duì)齊狀態(tài)機(jī)在運(yùn)行自動(dòng)對(duì)齊算法的時(shí)候，會(huì)根據(jù)當(dāng)前的數(shù)據(jù)，得出相位偏移和位偏移控制信息，并傳遞給同步握手模塊，而同步握手模塊則將此信息提供給串并轉(zhuǎn)換/相位控制模塊。

自動(dòng)對(duì)齊狀態(tài)機(jī)則負(fù)責(zé)在高速串行的數(shù)據(jù)流中尋找同步碼，并且需要剔除干擾情況，并保存搜索到正確同步碼時(shí)的相位信息和ISERDES2位偏移信息，并提供給串并轉(zhuǎn)換/相位控制模塊。

2.2 同步握手部分設(shè)計(jì)

同步握手模塊向串并轉(zhuǎn)換/相位控制模塊申請(qǐng)數(shù)據(jù)，而自動(dòng)對(duì)齊狀態(tài)機(jī)通過(guò)握手操作從同步握手模塊中得到數(shù)據(jù)。握手操作是通過(guò)req/ack這一對(duì)信號(hào)線進(jìn)行操作并完成握手過(guò)程的，當(dāng)握手完成之后，自動(dòng)對(duì)齊狀態(tài)機(jī)接收到的數(shù)據(jù)為有效數(shù)據(jù)。

自動(dòng)對(duì)齊狀態(tài)機(jī)通過(guò)自動(dòng)對(duì)齊算法在高速的串行數(shù)據(jù)流中尋找同步碼，在尋找過(guò)程當(dāng)中，會(huì)根據(jù)情況調(diào)整對(duì)于串并轉(zhuǎn)換/相位控制模塊的控制信息，即相位偏移和位偏移控制信號(hào)。自動(dòng)對(duì)齊狀態(tài)機(jī)將這些信號(hào)提供給同步握手模塊，而同步握手模塊將信號(hào)同步給串并轉(zhuǎn)換/相位控制模塊。同步握手模塊是溝通自動(dòng)對(duì)齊狀態(tài)機(jī)和串并轉(zhuǎn)換/相位控制模塊的橋梁，后兩者工作在不同的時(shí)鐘頻率上，利用同步通道握手模塊可以同步兩個(gè)時(shí)鐘域的數(shù)據(jù)與控制信號(hào)，并且減少這兩個(gè)模塊直接相連時(shí)的耦合性，有利于綜合器綜合出更加合理的電路與布局。

2.3 串并轉(zhuǎn)換/相位控制部分設(shè)計(jì)

串并轉(zhuǎn)換/相位控制模塊是整個(gè)自動(dòng)對(duì)齊模塊的入口模塊，它接收輸入的LVDS的數(shù)據(jù)，并將LVDS數(shù)據(jù)經(jīng)過(guò)差分轉(zhuǎn)單端、相位延遲、高速串并轉(zhuǎn)換轉(zhuǎn)化為并行數(shù)據(jù)輸出。

IBUFDS部分將LVDS差分信號(hào)轉(zhuǎn)化為單端信號(hào)，接著提供給IODelay2模塊。

IODelay2模塊可以將高速串行數(shù)據(jù)相對(duì)于采樣點(diǎn)做相位控制，具體的操作為相位延遲，它可以對(duì)輸入數(shù)據(jù)做0至31拍的相位延遲，每一拍的長(zhǎng)度為5ns。具體的延遲拍數(shù)由自動(dòng)對(duì)齊狀態(tài)機(jī)中自動(dòng)對(duì)齊算法調(diào)整得出，并通過(guò)同步握手模塊同步提供，其目的主要是保證高速串行數(shù)據(jù)的采樣點(diǎn)能夠穩(wěn)定在每比特?cái)?shù)據(jù)的中間位置，避免采樣點(diǎn)在相鄰比特的邊緣位置，導(dǎo)致亞穩(wěn)態(tài)的產(chǎn)生。

經(jīng)過(guò)IDelay2模塊進(jìn)行相位延遲后的數(shù)據(jù)輸入至Iserdes2模塊。該部分可以對(duì)于高速的串行信號(hào)做串并轉(zhuǎn)換操作，具體的轉(zhuǎn)換位寬為1:10，即每一路LVDS信號(hào)通過(guò)Iserdes2都轉(zhuǎn)化為位寬為10位的并行信號(hào)。

Iserdes2的Bit滑動(dòng)控制信息由自動(dòng)對(duì)齊狀態(tài)機(jī)提供，并通過(guò)同步握手模塊同步給該部分。

2.4 自動(dòng)對(duì)齊算法狀態(tài)機(jī)設(shè)計(jì)

在沒(méi)有源同步時(shí)鐘的LVDS信號(hào)當(dāng)中，通常會(huì)存在有大量的同步碼，以供接收器進(jìn)行搜索同步，完成自對(duì)齊操作。

圖3 自動(dòng)對(duì)齊狀態(tài)機(jī)的工作流程

自動(dòng)對(duì)齊狀態(tài)機(jī)的工作流程如圖7所示，沿檢測(cè)即數(shù)據(jù)有效性檢測(cè)，在串行數(shù)據(jù)流中，很可能有長(zhǎng)串的低電平，而同步碼不為0，所以這些低電平中并不存在有同步碼，對(duì)于自動(dòng)對(duì)齊狀態(tài)機(jī)來(lái)說(shuō)為無(wú)效數(shù)據(jù)，進(jìn)行沿檢測(cè)即保證自動(dòng)對(duì)齊算法狀態(tài)機(jī)通過(guò)同步握手模塊得到的數(shù)據(jù)不為0。

當(dāng)數(shù)據(jù)不為0的時(shí)候，自動(dòng)對(duì)齊狀態(tài)機(jī)完成沿檢測(cè)狀態(tài)，進(jìn)入下一個(gè)狀態(tài)。LVDS數(shù)據(jù)為高速串行數(shù)據(jù)流，在每一路通道中，字?jǐn)?shù)據(jù)按照比特流的形式依次傳輸，在進(jìn)行串并轉(zhuǎn)換的過(guò)程當(dāng)中，使用與數(shù)據(jù)速率相對(duì)應(yīng)的時(shí)鐘，對(duì)于串行數(shù)據(jù)流進(jìn)行雙邊沿采樣，得到并行數(shù)據(jù)。不過(guò)這些數(shù)據(jù)可能出現(xiàn)相位誤差，如下所示，時(shí)鐘的上升與下降沿可能位于串行比特流的相鄰比特位置，從而導(dǎo)致不能滿足建立時(shí)間和保持時(shí)間的要求，引起亞穩(wěn)態(tài)的發(fā)生：

因此需要通過(guò)相位移位來(lái)確保采樣位置不會(huì)出現(xiàn)在相鄰比特的交界位置。IODelay2模塊可以進(jìn)行0到31拍的相位延遲，利用此特性設(shè)計(jì)如下方法找到穩(wěn)定采樣點(diǎn)，避免采樣在相鄰比特位邊緣位置，發(fā)生亞穩(wěn)態(tài)的情況：

a.設(shè)定當(dāng)前點(diǎn)為起始采樣點(diǎn)；

b.從當(dāng)前點(diǎn)開(kāi)始，進(jìn)行相位延遲，范圍從0至31拍；

c.如果一直延遲到31拍，串并轉(zhuǎn)換后的數(shù)據(jù)沒(méi)有發(fā)生變化，那么更新當(dāng)前采樣點(diǎn)為原采樣點(diǎn)進(jìn)行相位延遲31拍的位置；

d.如果串并轉(zhuǎn)換的數(shù)據(jù)發(fā)生改變了，意味著相位延遲使得采樣點(diǎn)從當(dāng)前比特偏移到了下一個(gè)比特，假如剛剛發(fā)生數(shù)據(jù)改變對(duì)應(yīng)的偏移為n，如果n大于32，那么更新當(dāng)前采樣點(diǎn)為原采樣點(diǎn)進(jìn)行相位延遲n/2拍的位置；

e.如果n小于12，那么更新當(dāng)前采樣點(diǎn)為原采樣點(diǎn)延遲n+(31-n)/2拍的位置；

f.如果n介于12到16之間，那么當(dāng)前采樣點(diǎn)的位置不發(fā)生變化。

對(duì)于工業(yè)CMOS傳感器Python300，其LVDS同步碼為0x3a6，則在行開(kāi)銷和幀開(kāi)銷期間，有大量的同步碼，在確定不會(huì)發(fā)生亞穩(wěn)態(tài)情況的當(dāng)前采樣點(diǎn)之后，就可以在數(shù)據(jù)中搜索同步碼，但此時(shí)還不能保證從當(dāng)前采樣點(diǎn)采樣，串并轉(zhuǎn)換之后的數(shù)據(jù)就是同步碼0x3a6，還可能是其循環(huán)移位的其他數(shù)據(jù)。所以在采樣點(diǎn)穩(wěn)定后，在幀開(kāi)銷和行開(kāi)銷間，能夠從高速LVDS串行數(shù)據(jù)中解出的并行數(shù)據(jù)中找到0x3a6或者其循環(huán)移位數(shù)據(jù)。

a.待找到0x3a6，則直接進(jìn)入干擾排除過(guò)程；

b.如果找到的是0x3a6的循環(huán)移位數(shù)據(jù)，自動(dòng)對(duì)齊狀態(tài)機(jī)會(huì)產(chǎn)生比特位滑動(dòng)控制信號(hào)，通過(guò)同步握手模塊傳遞給串并轉(zhuǎn)換/相位控制模塊中的Iserdes2部分進(jìn)行比特位滑動(dòng)，調(diào)整采樣點(diǎn)，直至串并轉(zhuǎn)換得到的數(shù)據(jù)為0x3a6，隨后進(jìn)入干擾排除階段。

之所以要進(jìn)行干擾排除，是因?yàn)樵谟行?shù)據(jù)階段，LVDS通道內(nèi)可能產(chǎn)生和同步碼一致的數(shù)據(jù)，即0x3a6，為了防止這些數(shù)據(jù)讓自動(dòng)對(duì)齊狀態(tài)機(jī)發(fā)生誤判，則需要排除這些偶然情況，以免干擾對(duì)齊結(jié)果。

穩(wěn)定性檢測(cè)部分中，其第一步是數(shù)據(jù)不變性檢測(cè)：因?yàn)閷?duì)于工業(yè)CMOS傳感器Python300而言，每一幀前的幀開(kāi)銷和每一行前的行開(kāi)銷中會(huì)存在有一長(zhǎng)串連續(xù)的同步碼。所以在之前步驟搜索到了同步碼型0x3a6之后，其后續(xù)的數(shù)據(jù)依然會(huì)是同步碼型0x3a6，也就保證了有效像素?cái)?shù)據(jù)中，偶然出現(xiàn)的，與同步碼型相同的孤立數(shù)據(jù)不會(huì)影響對(duì)齊結(jié)果。如果之后的數(shù)據(jù)依然是同步碼型0x3a6，那么通過(guò)了數(shù)據(jù)不變性檢測(cè)；

第二步是1比特滑動(dòng)檢測(cè)：該步驟是進(jìn)一步確定同步碼型的穩(wěn)定性，即通過(guò)Iserdes2使采樣點(diǎn)發(fā)生移位，串并轉(zhuǎn)換得到的數(shù)據(jù)也會(huì)發(fā)生比特偏移，在同步通道中，同步碼連續(xù)出現(xiàn)，當(dāng)正確采樣點(diǎn)左移一位，則串并轉(zhuǎn)換結(jié)果為同步碼循環(huán)左移一位數(shù)據(jù)；

第三步是2比特滑動(dòng)檢測(cè)：與第二步類似，該步驟是最終確定當(dāng)前與同步碼型相同的數(shù)據(jù)就是同步碼，即通過(guò)Iserdes2是采樣點(diǎn)左移2個(gè)比特，那么串并轉(zhuǎn)換得到的數(shù)據(jù)應(yīng)該是同步碼循環(huán)左移2比特的數(shù)據(jù)。

如果這三個(gè)步驟完成，那么穩(wěn)定性檢測(cè)部分結(jié)束，可以認(rèn)定，同步碼型搜索完成，當(dāng)前的采樣點(diǎn)就是所需要的對(duì)齊起點(diǎn)，自動(dòng)對(duì)齊過(guò)程也隨之完成。

3 實(shí)驗(yàn)結(jié)果分析

為了驗(yàn)證自動(dòng)對(duì)齊算法的有效性以及整體邏輯接口的功能，在FPGA+ARM架構(gòu)的ZYNQ平臺(tái)上設(shè)計(jì)自動(dòng)對(duì)齊算法以及邏輯接口。經(jīng)過(guò)仿真、綜合、添加約束、實(shí)現(xiàn)之后，使用在線邏輯分析儀（ILA）上板調(diào)試，工業(yè)CMOS圖像傳感器Python300傳輸數(shù)據(jù)為4路LVDS的RAW格式圖像，經(jīng)過(guò)自動(dòng)對(duì)齊算法模塊經(jīng)過(guò)設(shè)計(jì)的步驟，自動(dòng)在數(shù)據(jù)當(dāng)中搜索同步碼型，并且進(jìn)行相位控制和比特位滑動(dòng)控制，最終找到穩(wěn)定采樣點(diǎn)。

設(shè)計(jì)的邏輯接口工作在6.3MHz時(shí)鐘頻率下，如表1所示，通過(guò)實(shí)驗(yàn)得到幀開(kāi)銷長(zhǎng)度為793個(gè)時(shí)鐘周期數(shù)，而尋找到同步采樣點(diǎn)需要619個(gè)時(shí)鐘周期，可以在第一幀圖像開(kāi)始前完成對(duì)齊。

表1 自動(dòng)對(duì)齊算法的時(shí)鐘耗費(fèi)

在穩(wěn)定采樣點(diǎn)處進(jìn)行采樣，得到的并行數(shù)據(jù)為Python300的有效幀數(shù)據(jù)，與官方提供的幀結(jié)構(gòu)一致，不會(huì)發(fā)生相位偏移、錯(cuò)位等情況，后續(xù)經(jīng)過(guò)同步通道解碼模塊可以按照幀結(jié)構(gòu)對(duì)于數(shù)據(jù)進(jìn)行解碼，恢復(fù)出有效像素?cái)?shù)據(jù)和行場(chǎng)同步信息，再經(jīng)過(guò)重映射模塊將4路信號(hào)整合成一路，并用標(biāo)準(zhǔn)的640*480P的時(shí)序產(chǎn)生模塊進(jìn)行同步，就可以產(chǎn)生視頻流數(shù)據(jù)，輸出至顯示器上可以看到穩(wěn)定清晰的圖像，表明自動(dòng)對(duì)齊算法運(yùn)行有效、整體邏輯接口也工作正常。

圖4 原始圖像數(shù)據(jù)經(jīng)邏輯接口處理得到的清晰圖像

4 結(jié)論

本文提出了一種基于自動(dòng)對(duì)齊算法的Python300圖像傳感器邏輯接口設(shè)計(jì)，并在ZYNQ平臺(tái)上設(shè)計(jì)了自動(dòng)對(duì)齊算法模塊和整體的邏輯接口。通過(guò)實(shí)驗(yàn)，本設(shè)計(jì)可以很好地找到穩(wěn)定采樣點(diǎn)，并將LVDS圖像數(shù)據(jù)進(jìn)行正確的串并轉(zhuǎn)換，供后續(xù)模塊進(jìn)行同步解碼和時(shí)序同步，并輸出穩(wěn)定清晰的圖像。本設(shè)計(jì)對(duì)于LVDS接口的攝像頭具有一定通用性，可以自動(dòng)尋找同步碼型并設(shè)置穩(wěn)定采樣點(diǎn)。另外將設(shè)計(jì)在ZYNQ平臺(tái)中的FPGA上進(jìn)行了驗(yàn)證，進(jìn)一步提高了算法的應(yīng)用范圍，具有很好的應(yīng)用前景。