電鍍鎳層作為掩模層的薄膜電路制備方法

劉玉根，孫 林

（中國(guó)電子科技集團(tuán)第五十五研究所，南京 210016）

1 引言

薄膜電路由于具有體積小、重量輕、可靠性高、布線密度高和可集成無(wú)源元件的特點(diǎn)，在機(jī)載、星載、航天等領(lǐng)域的微波電路上有著廣泛的應(yīng)用。典型的薄膜電路生產(chǎn)工藝主要有兩種，第一種工藝流程為：陶瓷基片清洗→金屬化→一次光刻→電鍍→二次光刻→濕法刻蝕Au/TiW/TaN或Au/TiW；第二種為陶瓷基片清洗→金屬化→光刻→電鍍→干法刻蝕Au→濕法刻蝕TiW/TaN或TiW。第一種工藝包含二次光刻過(guò)程，增加了工藝的復(fù)雜程度，生產(chǎn)效率低且成本高；同時(shí)還存在人工對(duì)位誤差的問(wèn)題，不利于產(chǎn)品精度的提高。第二種工藝雖然避開(kāi)了二次光刻，提高了生產(chǎn)效率，但干法刻蝕所需設(shè)備昂貴，前期設(shè)備投入和后期設(shè)備運(yùn)行維護(hù)費(fèi)用較高[1-3]。

針對(duì)上述兩種傳統(tǒng)工藝存在的缺陷，文中提出了一種利用電鍍鎳層作為刻蝕保護(hù)層制備薄膜電路的方法。其目的是利用電鍍鎳層作為掩模層來(lái)代替“二次光刻”，既簡(jiǎn)化了工藝過(guò)程，提高了生產(chǎn)效率，降低了生產(chǎn)成本，也進(jìn)一步提高了薄膜電路線條精度，具有制備工藝簡(jiǎn)單、需要的生產(chǎn)設(shè)備少、可工業(yè)化、低成本大規(guī)模生產(chǎn)的特點(diǎn)。

2 實(shí)驗(yàn)

2.1 薄膜電路制備流程

實(shí)驗(yàn)以鐵氧體材料為例制備薄膜電路，利用鍍鎳層作為濕法刻蝕過(guò)程中的保護(hù)層，省去了二次光刻工藝，成功制作出了滿(mǎn)足生產(chǎn)要求的鐵氧體薄膜電路，大幅提高了薄膜電路的生產(chǎn)效率。其工藝流程為：基片清洗→金屬化→光刻→電鍍Au/Ni→濕法刻蝕Au/TiW→退鎳，如圖1所示。

圖1 電鍍鎳層作為掩模層的薄膜電路制備工藝流程圖

2.1.1 基片清洗

基片表面的清潔程度是影響薄膜與基片間結(jié)合力的主要因素，如果表面不清潔，薄膜和陶瓷基片不能直接接觸且會(huì)使得膜層產(chǎn)生較大的應(yīng)力，嚴(yán)重削弱附著力?；砻娴那逑创笾路譃槲锢砬逑春突瘜W(xué)清洗兩大類(lèi)，由于鐵氧體材料可與酸發(fā)生化學(xué)反應(yīng)，破壞材料表面狀態(tài)，因此實(shí)驗(yàn)中采用甲苯、丙酮、酒精等有機(jī)試劑并輔以超聲的方式清洗，最后沖洗甩干。

2.1.2 金屬化

薄膜電路金屬化工藝主要是指物理氣相沉積，含蒸發(fā)和濺射兩類(lèi)。與蒸發(fā)相比，磁控濺射具有膜基結(jié)合力強(qiáng)、生產(chǎn)效率高、可重復(fù)性好的優(yōu)點(diǎn)，在微電子制造、光學(xué)以及機(jī)械加工等領(lǐng)域已被大量應(yīng)用。本實(shí)驗(yàn)采用KDF磁控濺射臺(tái)依次在鐵氧體基片表面沉積TiW/Au，其中TiW為粘附層，厚度為80～90 nm，Au為導(dǎo)體層，厚度為180～200 nm。

2.1.3 光刻

光刻工藝主要分為涂膠、曝光和顯影3個(gè)部分，其工藝流程為：基片前處理→涂膠→前烘→對(duì)準(zhǔn)和曝光→顯影→堅(jiān)膜。對(duì)于選擇性電鍍工藝，光刻膠厚度要求大于電鍍層厚度，以確保電鍍時(shí)鍍層無(wú)側(cè)生長(zhǎng)，保證線條精度。光刻過(guò)程中，前烘的溫度和時(shí)間、曝光能量以及堅(jiān)膜的溫度和時(shí)間等都十分重要，會(huì)直接影響到光刻膠與基片的結(jié)合力，以免電鍍時(shí)出現(xiàn)鉆鍍現(xiàn)象。

2.1.4 電鍍

由于微波信號(hào)的傳輸特性，微帶線路都要達(dá)到一定的厚度要求，而濺射薄膜的厚度通常都在500 nm以下，因此必須通過(guò)電鍍對(duì)導(dǎo)體進(jìn)行加厚處理。光刻顯影后的基片表面會(huì)殘留光刻膠底膜，鍍前需經(jīng)等離子打膠處理。本實(shí)驗(yàn)在完成正常鍍金要求后，又在鍍金層上面增加了電鍍鎳，鍍鎳層會(huì)在刻蝕過(guò)程中充當(dāng)保護(hù)層，保護(hù)鍍金層表面在刻蝕過(guò)程中不被腐蝕。

2.1.5 刻蝕

刻蝕工藝是指有選擇性地去除表面材料層，包括濕法刻蝕和干法刻蝕。與干法刻蝕相比，濕法刻蝕速率快、成本低，可以滿(mǎn)足10 μm以上線寬的薄膜電路加工要求。多層金屬刻蝕是濕法刻蝕工藝的一個(gè)難題，由于選用了鎳作為保護(hù)層，因此選擇刻蝕液時(shí)需要考慮其對(duì)鍍鎳層的影響[4]。采用選擇性電鍍工藝，需要刻蝕部分的膜層厚度只有幾百納米，腐蝕時(shí)間非常短，對(duì)微帶線的側(cè)向腐蝕很小，幾乎可以忽略。

2.1.6 退鎳

濕法刻蝕后需要將作為保護(hù)層的鍍鎳層去除，其蝕刻液的選擇主要考慮以下幾個(gè)因素：對(duì)基材無(wú)影響，對(duì)微帶線膜層結(jié)構(gòu)中的金屬化層無(wú)影響，腐蝕速度快。

2.2 測(cè)試方法

2.2.1 鍵合強(qiáng)度

采用直徑 25 μm 的金絲和 250 μm×12.7 μm 的金帶分別進(jìn)行試驗(yàn)。試驗(yàn)后要求微帶線金層形貌良好，25 μm 金絲的鍵合拉力應(yīng)大于 5 gf，250 μm×12.7 μm金帶的鍵合拉力應(yīng)大于15 gf，且金層無(wú)皸裂、脫落現(xiàn)象[5]。

2.2.2 鍍層附著力

采用膠帶法，選用3M公司生產(chǎn)的剝離強(qiáng)度為4.9 N/cm的膠帶作為檢驗(yàn)基板鍍層附著力的試驗(yàn)?zāi)z帶。具體方法如下：將基板清洗干凈，晾干；用Scotch膠帶貼在基板表面，先用手指，然后用橡皮擦抹平以排除空氣，放置60 s左右；以接近180°角的方向迅速將膠帶拉下；在10倍放大鏡下檢查基板和膠帶，試驗(yàn)后基板應(yīng)無(wú)鍍層顆?；?qū)щ妶D形起皮、氣泡、剝落。

2.2.3 剝離強(qiáng)度

將退火后的軟實(shí)心銅線焊接在微帶線端頭，并將銅箔彎折成垂直90°，銅箔的另一端固定在拉力試驗(yàn)機(jī)上進(jìn)行拉力試驗(yàn)，并記錄微帶剝離電路板時(shí)的拉力F，抗剝強(qiáng)度=F/W，W為微帶線寬度[6]。

3 結(jié)果與討論

3.1 薄膜電路形貌

圖2所示為所制備的鐵氧體薄膜電路基板，基板尺寸為8.9 mm×9.8 mm×0.4 mm，臺(tái)階儀測(cè)得鍍層厚度為4.7 μm，由于采用了選擇性電鍍工藝，其微帶線條精度達(dá)到±2 μm。從產(chǎn)品細(xì)節(jié)放大照片可以看出線條邊緣光滑且輪廓清晰，采用鎳作為刻蝕保護(hù)層避免了二次光刻中帶來(lái)的套刻誤差，鍍金層表面未發(fā)現(xiàn)有腐蝕液侵蝕現(xiàn)象。

圖2 鐵氧體薄膜電路基板照片

3.2 薄膜電路性能

采用該方法加工的鐵氧體薄膜電路在經(jīng)過(guò)鍵合強(qiáng)度、鍍層附著力以及剝離強(qiáng)度測(cè)試后均無(wú)失效現(xiàn)象，測(cè)試數(shù)據(jù)見(jiàn)表1、表2。其中剝離強(qiáng)度試驗(yàn)中失效現(xiàn)象為引線從焊點(diǎn)部位拉開(kāi)，并未出現(xiàn)微帶線與基片分離的現(xiàn)象（見(jiàn)圖3），可見(jiàn)實(shí)際剝離強(qiáng)度要大于表2中的測(cè)試數(shù)據(jù)。

圖3 剝離強(qiáng)度試驗(yàn)后基板照片

表1 鍵合強(qiáng)度試驗(yàn)數(shù)據(jù)

表2 剝離強(qiáng)度試驗(yàn)數(shù)據(jù)

3.3 產(chǎn)品電性能測(cè)試

圖4為該工藝加工的X波段鐵氧體環(huán)形隔離組件樣品實(shí)物照片，采用Agilent 8720ES矢量網(wǎng)絡(luò)分析儀對(duì)樣品主要參數(shù)指標(biāo)進(jìn)行測(cè)試，測(cè)試結(jié)果如表3所示。

圖4 樣品實(shí)物圖

表3 主要參數(shù)指標(biāo)測(cè)試結(jié)果

3.4 工藝難點(diǎn)

金屬腐蝕是薄膜工藝中的重要工序之一。同一種金屬往往有多種腐蝕方法，具體用哪一種，除了要考慮腐蝕速率、選擇比、腐蝕液的穩(wěn)定性與可控性外，還應(yīng)根據(jù)不同的金屬膜系和工藝線路來(lái)選擇。常用的金刻蝕液大多為I2+KI體系，其在腐蝕金的同時(shí)也會(huì)對(duì)鎳進(jìn)行腐蝕，而在其中加入磷酸或者磷酸鹽可以抑制甚至不腐蝕鎳，從而達(dá)到蝕刻保護(hù)的目的。該工藝方法對(duì)鍍鎳層的厚度也有一定要求，如果鍍鎳層太薄，腐蝕液會(huì)從鎳表面滲透下去造成金表面的局部腐蝕。通過(guò)不同厚度的鍍鎳層腐蝕效果對(duì)比后發(fā)現(xiàn)，在鍍鎳層厚度達(dá)到0.5 μm以上時(shí)，才可以避免對(duì)下層金的腐蝕。

4 結(jié)論

利用鍍鎳層作為掩模層制備得到的薄膜電路外觀質(zhì)量合格，金屬圖形完整，無(wú)脫落、斷裂等問(wèn)題，電路鍵合強(qiáng)度、鍍層附著力及剝離強(qiáng)度滿(mǎn)足質(zhì)量要求。與傳統(tǒng)制備方法相比，該方法制備得到的薄膜電路微帶線具有更高的線條精度。

該制備方法工藝流程簡(jiǎn)單，減少了二次光刻，降低了生產(chǎn)成本，生產(chǎn)效率大幅提高；無(wú)需使用干法刻蝕類(lèi)的昂貴設(shè)備，避免了干法刻蝕設(shè)備采購(gòu)與后續(xù)維護(hù)保養(yǎng)帶來(lái)的高昂費(fèi)用，降低了生產(chǎn)物資投入，有利于大規(guī)模生產(chǎn)。