基于FPGA的數字化MSK載波同步設計與實現*

劉 華，王永斌，付天暉

（海軍工程大學 電子工程學院，湖北 武漢 430000）

0 引 言

針對甚低頻（VLF）通信過程中報文速率低、頻帶窄、噪聲干擾大等問題，通常采用包絡恒定、相位連續(xù)、帶外衰減小、能量集中的MSK調制。而MSK調制的解調多采用相干解調，需要在接收端生成一個相干信號。相干信號一般可通過鎖相環(huán)產生。目前，大多數鎖相環(huán)采用分立元件和專用集成芯片構建。然而，分立元件會導致設備體積增大，專用集成芯片使用過程中靈活度不足，不能夠根據輸入與輸出需求進行編程調整，造成使用不方便[1]。隨著FPGA的不斷發(fā)展，FPGA在數據處理方面的能力急速提高，且具有可編程的特點，通過修改設計參數編程，可以按照需求控制性能。

本文基于FPGA平臺，采用Verilog語言和模塊化的設計思想，對鎖相環(huán)進行數字化設計，完成了對MSK信號的載波同步解調。

1 方案選擇

針對不同調制方式和信號的特點，必須采用不同形式的鎖相環(huán)來提取同頻同相信號。對本文的MSK調制進行變換，觀察功率譜可以發(fā)現，功率譜中并不存在離散的頻率分量，因而鎖相環(huán)不能對MSK信號進行鎖定[2]。而對其平方后可以發(fā)現，功率譜中出現兩個離散的頻率分量，如圖1所示。通過計算分析可知，這兩個尖峰為MSK調制信號中的2fH和2fL，可見，平方后的MSK信號含有導頻信息。因此，可以利用鎖相環(huán)對二倍傳號頻率2fH和2fL分別進行鎖定，然后分頻得到需要的載波信號。

針對MSK信號的這個特點，本文采用平方環(huán)對MSK信號進行相干解調，如圖2所示，利用MSK信號平方后出現的導頻信息，通過濾波器將導頻信號分別濾除，并將其送入鎖相環(huán)進行鎖定，通過數學運算生成相干信號與MSK信號進行相乘，最后通過濾波得到IQ信號，完成載波同步。

圖1 MSK原信號與平方后的功率譜

圖2 平方環(huán)載波同步

2 鎖相環(huán)結構分析及數字化設計

2.1 鎖相環(huán)結構分析

鎖相環(huán)電路由三部分組成：鑒相器（PD）、環(huán)路濾波器（LF）以及電壓控制振蕩器（VCO），如圖3所示。

圖3 鎖相環(huán)基本組成

鑒相器作為相位比較裝置，用來檢測輸入信號相位θ1(t)與反饋信號相位θ2(t)之間的相位差θe(t)，并將相位差轉化為一個電壓差。

環(huán)路濾波器具有低通特性，且應留有充足的相位裕度。環(huán)路濾波器對鎖相環(huán)的調節(jié)時間和穩(wěn)定后的允許誤差都具有很大影響。

壓控振蕩器是一個電壓—頻率變換裝置，需要隨輸入控制電壓uc(t)的變化而改變輸出的頻率，且是一個線性變化過程。變換關系為：

式中ωv(t)是壓控振蕩器的瞬時角頻率，Ko為控制靈敏度或增益系數。

根據上述討論，得到了鎖相環(huán)電路的三個部分模型，按照圖3結構，可以得到整體的鎖相環(huán)路的相位模型，如圖4所示。

圖4 鎖相環(huán)的相位模型

鎖相環(huán)是一個相位負反饋的誤差控制系統?？刂七^程為：利用鑒相器中的混頻器，使輸入相位減去反饋輸入的相位得到誤差相位θe(t)，通過低通濾波器使誤差相位產生誤差電壓ud(t)；誤差相位經過環(huán)路濾波器F(p)產生誤差電壓uc(t)；控制電壓加到壓控振蕩器上使之產生頻率偏移，跟蹤輸入信號頻率ωi(t)；若輸入ωi(t)為固定頻率，在uc(t)的作用下，ωv向ωi(t)靠攏，一旦達到兩者相等，若滿足一定條件，環(huán)路穩(wěn)定達到鎖定[3]。鎖定后，被控的壓控振蕩器頻率與輸入信號頻率相同，兩者之間維持一定的穩(wěn)態(tài)相位差[4]。

2.2 鎖相環(huán)數字化設計

鑒相器采用正弦鑒相器，即乘法器和低通濾波器串聯而成。乘法器與低通濾波器在FPGA中都易于實現，壓控振蕩器利用Quartus軟件中提供的NCO IP核。

環(huán)路濾波器對鎖相環(huán)電路性能具有很大影響，在工程實踐中，使用最多的是理想二階環(huán)路濾波器。理想二階環(huán)路濾波器（理想積分濾波器）系統函數為：

利用雙線性變換對其進行數字化，得到：

根據系統函數可以得到環(huán)路濾波器的系統結構，如圖5所示。鑒相器輸出的信號中具有直流分量和交流分量，而只有直流分量才是控制VCO需要的數據，因此環(huán)路濾波器應具有低通特性，以濾除交流分量[5]。

圖5 數字環(huán)路濾波器結構

設NCO的數字化傳輸函數為[6]：

將式（4）、式（3）代入鎖相環(huán)傳輸函數式（5），可得到式（6）：

其中Kz=KdK0′。

理想二階環(huán)路的系統函數為：

進行雙線性變換，可得：

于是，有：

顯然，式（6）和式（9）應該相等，令ωnT ?1，則有：

C1和C2的取值對鎖相的調節(jié)時間和允許誤差具有很大影響。在FPGA設計中，為了便于乘除系數，通常需對C1和C2進行量化，使之成為2的倍數，從而使FPGA可通過移位實現乘除。

3 模型優(yōu)化

平方環(huán)中鎖相環(huán)部分電路原理，如圖6所示。對于甚低頻這樣一個窄帶信號，實際過程中帶通濾波器獲取的增益并不大，而設計一個窄帶的帶通濾波器卻很耗FPGA資源，因此在此省略了帶通濾波器。

圖6 平方環(huán)提取載波原理

由于平方環(huán)鎖定的是二倍頻2fH和2fL，因此需要對輸出的正弦信號進行二分頻才能得到需要的fH和fL。然而，對正弦信號進行分頻十分復雜。為了解決這個問題，通常采用如圖7所示的方法解決這個問題[7]，即利用NCO產生兩路正交的正弦信號，將兩路信號相乘產生2倍頻的載波信號，將兩倍頻接入鑒相器，將同相信號直接輸出，即為相干載波信號。

圖7 改進的平方環(huán)提取載波信號原理

設計過程中，另一重點是濾波器通帶和截止頻率的確定。濾波器的好壞對最后鎖定影響巨大。對于鑒相器中的低通濾波器，通帶必須大于捕獲帶頻率，而截止頻率應不大于2fH-2fL。對于載波與MSK信號相乘后的低通濾波器，通帶頻率一般設為同相支路數據速率，而截止頻率一般可由式（12）、式（13）、式（14）估算[8]：

其中Bf表示中頻信號處理帶寬，fs表示系統時鐘，m為整數，fc為所求截止頻率。

4 實驗仿真

首先對鎖相環(huán)進行單獨仿真，結果如圖8所示。觀察圖8中環(huán)路濾波器的輸出頻差df，可以看到鎖相環(huán)的調節(jié)過程為先振蕩后趨于穩(wěn)定，且穩(wěn)定后相位差波動很小。改變環(huán)路濾波器中C1和C2的值，對環(huán)路濾波器調節(jié)作用進行仿真，得到如下結論：在鎖相環(huán)鎖定范圍內，C1若減小，會降低最后的頻偏允許誤差；若加大C2的值，會減小鎖定時的調整時間。因此，可通過更改C2和C1的值來平衡誤差精度和鎖定時間。

圖8 鎖相環(huán)鎖定后頻差變化

將該鎖相環(huán)置于平方環(huán)中，對MSK解調過程進行仿真，結果如圖9所示。從圖9的圓圈處可以看出，開始信號沒鎖定時，IQ兩路載波解調并不完美，隨后鎖相環(huán)鎖定時IQ兩路信號越接近理論。經過后期實際工程驗證，該鎖相環(huán)工作效果良好，解調出的碼元正確。

圖9 MSK解調IQ輸出

5 結 語

本文通過分析鎖相環(huán)電路原理，對鎖相環(huán)各部分進行數字化。采用平方環(huán)對MSK信號進行載波同步，通過modelsim進行仿真驗證。仿真結果表明：鎖相環(huán)鎖定效果良好，能夠正確產生相干信號，在頻差不大于快捕帶范圍的情況下，鎖定時間滿足工程需求。