低電容TVS用常壓外延工藝研究

仲張峰，尤曉杰，王銀海，鄧雪華，魏建宇，楊 帆

（南京國盛電子有限公司，南京 211111）

1 引言

瞬態(tài)電壓抑制器（TVS）是一種用于電壓瞬變和浪涌防護的半導(dǎo)體器件，它能在皮秒級的時間內(nèi)吸收高達(dá)數(shù)千瓦的浪涌功率，有效保護電子線路中的精密元器件。對于高頻電路的保護，則需要低電容或者超低電容TVS，以減少寄生電容對電路的干擾，降低高頻電路信號的衰減。

低電容TVS通過低擊穿電壓的雪崩二極管與低電容的導(dǎo)引二極管（PIN或NIP）組合而成。因為低擊穿電壓的雪崩二極管的摻雜濃度很高，而PIN或NIP二極管中的I層摻雜濃度很低，此結(jié)構(gòu)需要在重?fù)揭r底上生長高阻外延層來實現(xiàn)。其中襯底電阻率越低，雪崩二極管反向擊穿電壓越低，被保護電路兩端所能箝住的電壓越小，浪涌抑制能力也就越好；外延層電阻率越高，電容越低，高頻電路信號的衰減越小[1]。

外延生長是指在單晶襯底的表面上，利用二維結(jié)構(gòu)相似性成核的原理，沿著原來的結(jié)晶軸方向，生長特定電阻率和厚度單晶層的工藝。埋層外延是指在制有特定光刻圖形的襯底上進(jìn)行的外延，其外延溫度越高，圖形漂移量越小，但相應(yīng)襯底雜質(zhì)揮發(fā)越多。而理想的低電容TVS器件要求重?fù)揭r底和高阻外延層摻雜濃度差達(dá)到5個數(shù)量級，為了有效控制高阻層的電阻率，需要將襯底雜質(zhì)揮發(fā)比控制到萬分之一以下。埋層襯底的高溫外延以及外延、襯底的超高濃度差對外延工藝中自摻雜的抑制提出了更高的要求[2]。低電容TVS器件材料常規(guī)是通過減壓條件單片生長外延模式來實現(xiàn)，生產(chǎn)效率較低，成本較高[3]。而常壓外延條件、多片生產(chǎn)模式具有生產(chǎn)效率高、成本低的特征。通過襯底背面自吸硅制作多層背封結(jié)構(gòu)以及低溫生長緩沖層的工藝，有效抑制了外延過程中的自摻雜，在P型重?fù)揭r底上生長出薄層高阻的N型外延層，降低了雪崩二極管的反向擊穿電壓，提高了單位面積的浪涌抑制能力，滿足了器件的設(shè)計要求。

2 技術(shù)要求

通過采用特殊的工藝條件，在常壓機臺上完成了P型重?fù)揭r底上高阻N型外延層的批量生產(chǎn)制作，襯底電阻率 ＜0.005 Ω·cm，襯底晶向為 ＜100>，N-高阻層電阻率要求 >100 Ω·cm。

低電容TVS器件工藝中，外延層生長在埋層區(qū)域之上。埋層區(qū)域構(gòu)成一定的圖形，這種圖形會隨著外延生長在外延后的表面形成整體的平移，稱為圖形漂移；圖形本身也會放大或者縮小，稱為圖形的畸變。為了控制埋層圖形漂移和畸變，保證后續(xù)光刻工藝對標(biāo)的準(zhǔn)確度，外延生長速率和生長溫度的選取尤為重要[5]。

3 外延工藝分析

圖1為低電容TVS外延工藝結(jié)構(gòu)圖，其主要工藝技術(shù)難點是在高溫外延條件下控制埋層漂移的基礎(chǔ)上，如何有效地抑制襯底硅片的自摻雜影響，以保證N-高阻層電阻率的穩(wěn)定控制、相對較窄的過渡區(qū)寬度、外延層參數(shù)均勻性控制、圖形漂移量的控制以及幾何參數(shù)的控制等。

為了有效抑制襯底硅片的自摻雜效應(yīng)并保證后續(xù)光刻工藝的準(zhǔn)確度，我們采取了以下工藝技術(shù)方案。

3.1 重?fù)揭r底自摻雜抑制

重?fù)揭r底自摻雜抑制是低電容TVS用外延材料研制的關(guān)鍵技術(shù)，存在以下幾個工藝難點：

（1）常壓外延工藝成本低、生產(chǎn)效率高，但自摻雜控制能力不及減壓外延；

（2）多片生長模式下，襯底之間自摻雜影響大；

（3）＜100>晶向表層非密排面，雜質(zhì)揮發(fā)易于＜111>晶向；

（4）外延電阻率遠(yuǎn)高于常規(guī)外延參數(shù)，襯底與外延層雜質(zhì)濃度相差近5個數(shù)量級，雜質(zhì)擴散影響程度大。

圖1 低電容TVS外延工藝結(jié)構(gòu)圖

為了有效控制自摻雜，通過在襯底背面自吸硅制作多層背封結(jié)構(gòu)、低阻緩沖層外延工藝等方法，可將襯底雜質(zhì)揮發(fā)比控制到1/10000以下：

（1）因高溫下雜質(zhì)B易析出揮發(fā)，重?fù)絇型襯底上的薄層外延工藝中主要的自摻雜來自襯底背面和邊緣蒸發(fā)出的氣相雜質(zhì)。外延前在基座上包上一層本征外延層，通過高溫自吸硅的工藝給襯底增加一層微米級的Poly背封層，進(jìn)而阻擋襯底的P型自摻雜對正面外延的影響[6]。

（2）因B原子量小，高溫下擴散速度快、距離長，對周邊結(jié)構(gòu)影響較大，在做N型埋層前，先在P型襯底上生長一層>1 Ω·cm的中阻P型緩沖層，減少高溫下B擴散對埋層的影響。做N型高阻層之前，先外延一層N型低阻緩沖層，一方面抵消P型襯底和中阻緩沖層對后續(xù)N型高阻層的侵蝕；另一方面，在外延腔體和襯底邊緣覆蓋N型低阻層，進(jìn)一步抑制襯底和腔體內(nèi)P型自摻雜的影響。

3.2 圖形漂移控制

實驗和批量生產(chǎn)所采用的機臺為PE-2061S設(shè)備，該設(shè)備生產(chǎn)常規(guī)埋層電路一般采用高溫生長工藝。但考慮到溫度越高，襯底自摻雜越重，而表面N-層電阻率要求大于100 Ω·cm，與之對應(yīng)的P型自摻雜則需要控制到更低水平。經(jīng)過3組溫度拉偏實驗與光刻匹配，常規(guī)埋層工藝降低30～50℃生長可以滿足光刻的要求，同時為抑制襯底的自摻雜提供了有利條件。

3.3 HCl精確拋光

因外延前已進(jìn)行了N型埋層的制作，表面存在損傷層，直接外延后將會產(chǎn)生滿片層錯。為了去除表面損傷層，得到較完整的外延基底，外延前通過襯底表面精確控制的HCl氣相腐蝕和高溫退火，在保證了表面外延質(zhì)量的同時，避免對埋層厚度的過度侵蝕。

3.4 超高阻外延摻雜控制

低電容TVS外層電阻率>100 Ω·cm，摻雜設(shè)定只有常規(guī)參數(shù)的1/10，對流量精度控制要求較高；通過選取小量程流量計，保證摻雜流量在流量計線性范圍內(nèi)，實現(xiàn)外延電阻率的精確控制。

4 結(jié)果與討論

溫度越高，襯底邊緣和背面自摻雜越重，為了滿足自摻雜控制的需要，經(jīng)過溫度拉偏和器件工藝匹配，常規(guī)埋層工藝降低30～50℃生長可以滿足光刻的要求，外延后圖形如圖2和圖3所示。

圖2 常規(guī)埋層工藝外延圖形（500倍）

圖3 降溫工藝外延圖形（500倍）

通過調(diào)整HCl氣相腐蝕溫度和流量，對襯底表面進(jìn)行微量腐蝕，同步進(jìn)行了退火工藝，在1 mm×1 mm區(qū)域?qū)渝e數(shù)量控制到10個以下。

通過3組實驗對比了不同工藝的結(jié)果，如表1所示。從圖4外延層SRP可知，高溫下B雜質(zhì)擴散距離長，中阻P型緩沖層已全部被重?fù)揭r底自摻雜影響，電阻率都在1 Ω·cm以下，通過P型中阻緩沖層降低了B擴散對埋層結(jié)構(gòu)的影響。實驗1中在常規(guī)襯底且無緩沖層的工藝條件下，整個N-高阻層都被襯底P型自摻雜中和為P型高阻層。實驗2中通過襯底自吸硅工藝Poly背封，在無N型緩沖層工藝下，5～8 μm深度P型自摻雜仍占優(yōu)，5 μm處存在高阻夾層。而實驗3中，在襯底自吸硅背封和N型低阻緩沖層工藝下，表層襯底自摻雜已被控制到萬分之一以下的量級，0～8μm外延區(qū)均為N型，其中0～6μm間為電阻率>100Ω·cm的N型平滑高阻層，滿足了器件的設(shè)計要求。

5 結(jié)論

通過襯底背面自吸硅制作多層背封結(jié)構(gòu)以及低溫、長緩沖層的外延工藝，將重?fù)揭r底雜質(zhì)揮發(fā)比控制到萬分之一以下，在超低阻P型襯底上制備出薄層（8 μm）N 型高阻（150 Ω·cm）外延層，平區(qū)厚度達(dá)到6μm，滿足了高性能低電容TVS的量產(chǎn)需求。通過使用常壓工藝、多片加工模式，實現(xiàn)了高效率的外延生產(chǎn)。

表1 工藝實驗對比

圖4 器件外延層SRP

為了降低雪崩二極管的反向擊穿電壓，P型襯底電阻率從常用的0.01～0.02Ω·cm范圍降到了＜0.005Ω·cm的范圍；為了進(jìn)一步提高單位面積的浪涌抑制能力，將N型高阻外延厚度從常用的10～20 μm降低到8 μm。在以后的工作中，通過進(jìn)一步匹配背面處理工藝與外延工藝，有望繼續(xù)提高N型高阻外延層的電阻率。