一種浮地磁控憶阻模擬器設(shè)計(jì)與特性分析

(常州大學(xué)信息科學(xué)與工程學(xué)院,江蘇常州213164)

二十世紀(jì)七十年代,根據(jù)電路變量組合完備性的原理,蔡少棠教授預(yù)測了直接關(guān)聯(lián)電荷和磁通兩個(gè)變量的電路元件— “憶阻器”的存在性[1],并建立了憶阻器件與系統(tǒng)理論[2]。近十年前,惠普實(shí)驗(yàn)室Strukov等[3]在 《自然》上首次報(bào)道了憶阻器的物理實(shí)現(xiàn),從而迅速激發(fā)了憶阻器及其應(yīng)用電路的研究熱潮。但是因?yàn)閼涀璨捎玫募{米技術(shù),在具體實(shí)現(xiàn)和制作上存在著巨大的困難,目前還未作為一個(gè)實(shí)際的元件走向市場。因此設(shè)計(jì)一種憶阻等效電路并用其替代實(shí)際憶阻器進(jìn)行實(shí)驗(yàn)和應(yīng)用研究具有重要意義。

文獻(xiàn)[1]中最早提出了憶阻模擬器概念及其設(shè)計(jì)方法,其后出現(xiàn)了多種采用已有的模擬分立元器件實(shí)現(xiàn)憶阻的等效電路,如基于HP TiO2憶阻[3+4]、二次和三次非線性磁控憶阻[5-7]等數(shù)學(xué)模型的等效實(shí)現(xiàn)電路,以及利用模數(shù)混合電路和超大規(guī)模數(shù)字電路實(shí)現(xiàn)的電路[8]。上述等效電路都是以輸出端“接地”方式工作的,不能任意接入電路,在應(yīng)用時(shí)會(huì)受到一定的限制。因而,文獻(xiàn) [9-12]提出了“浮地”方式的等效電路。文獻(xiàn) [9]中基于通用電路元器件提出了一種浮地憶阻等效模擬電路,使用運(yùn)算放大器和乘法器以及電阻、電容實(shí)現(xiàn),但是該等效電路輸出端電流io實(shí)際上是由外圍電路決定的,而不是輸入端流進(jìn)的電流i,意味著自身不能確保兩端的輸入和輸出電流相等,該憶阻等效電路不支持用于模擬規(guī)范式憶阻元件。文獻(xiàn) [10]基于文獻(xiàn) [9]的電路,采用兩個(gè)電流傳輸器AD844作為電流鏡,解決了電流不相等的問題。文獻(xiàn) [11]基于電流傳輸器,與乘法器AD633、接地電容以及部分電阻設(shè)計(jì)了一種新的浮地電路模擬器,并進(jìn)行了硬件電路實(shí)現(xiàn)。文獻(xiàn) [12]采用四個(gè)AD844組合成了第二代電流傳輸器,實(shí)現(xiàn)了另一種新的浮地憶阻模擬器。因此采用電流傳輸器作為電流鏡是實(shí)現(xiàn)浮地憶阻模擬器較為可靠的方案。

本文基于憶阻的定義提出了一種新的磁控憶阻模型,采用通用模擬集成電路芯片完成了該憶阻浮地電路模擬器的設(shè)計(jì)。該憶阻模型由線性電阻和隨時(shí)間變化的非線性電阻兩部分構(gòu)成,本文定義一個(gè)非線性電阻參數(shù)對(duì)其頻率特性進(jìn)行分析,闡述憶阻伏安特性中 “8”字型緊磁滯回線變化的機(jī)理,并通過Multisim仿真軟件和硬件電路測試研究驗(yàn)證其基本的電特性。

1 磁控憶阻的浮地電路模擬器設(shè)計(jì)

對(duì)于一個(gè)憶阻元件的定義是:如果一個(gè)二端元件,在任一時(shí)刻的磁通量φ(t)和電荷量q(t)之間存在代數(shù)關(guān)系

這一關(guān)系可以由φ-q或q-φ平面上的一條曲線所確定,則此二端元件稱為憶阻元件。當(dāng)式(1)由電荷的單值函數(shù)表示時(shí),即φ(t)=φ(q(t)),稱其為電荷控制型憶阻;相應(yīng)地,當(dāng)式(1)由磁通的單值函數(shù)表示時(shí),即q(t)=q(φ(t)),稱其為磁通控制型憶阻。因此,磁通控制型憶阻(簡稱磁控憶阻)流過電流i(t)和兩端電壓v(t)之間的伏安關(guān)系可表示為

其中,M(φ(t))=1/W(φ(t));

W(φ(t))=dq(φ(t))/dφ(t)。

式中:W(φ(t))是磁控憶阻的憶導(dǎo);M(φ(t))則為憶阻。由此,本文新提出的一種磁控憶阻模型可描述為

式中:a、b是正常數(shù)。

由式(3)可知,對(duì)于憶阻M(φ(t)),有

所以電路模擬器設(shè)計(jì)包括三部分工作:一是電壓積分電路的設(shè)計(jì),實(shí)現(xiàn)磁通φ的功能;二是控制電路設(shè)計(jì),實(shí)現(xiàn)式(4)的功能;三是電流產(chǎn)生電路以及電流鏡像電路的設(shè)計(jì),實(shí)現(xiàn)浮地功能。其中,主要涉及到電流積分以及乘法運(yùn)算等,上述運(yùn)算關(guān)系可采用通用運(yùn)算放大器、乘法器等模擬集成芯片實(shí)現(xiàn)。為使所設(shè)計(jì)的憶阻模擬器可以方便地任意接入電路使用,需要考慮其二端口的浮地設(shè)計(jì)。具體實(shí)現(xiàn)電路如圖1所示,這里,模擬器端口電壓為u(t)=v1-v2,端口電流為iin。

圖1 有源浮地磁控憶阻電路模擬器Fig.1 A flux-controlled floating memristor emulator

圖1中,AD844AN為電流傳輸器,具有以下特點(diǎn):v+=v-,vw=vz,i+=0,i-=iz。 AD844AN2與AD844AN3構(gòu)成電流鏡像電路,由于AD844AN的負(fù)端電流跟隨 Z腳電流,所以輸入電流iin從AD844AN2負(fù)端傳輸?shù)紸D844AN3負(fù)端進(jìn)行輸出,實(shí)現(xiàn)浮地的功能,其中,輸入、輸出電流iin=v1/R1,電壓v2=v5。

運(yùn)算放大器TL084與電阻R2、R3實(shí)現(xiàn)減法運(yùn)算,v3電壓為

當(dāng)R3=R2時(shí), 有v3=2v2-v1。

AD844AN1與R4電阻以及電容C1構(gòu)成了積分運(yùn)算電路,v4為電容C1上的積分電壓,則

對(duì)于磁通φ有φ(t)=∫udt,所以,式(6)可寫為

對(duì)于四輸入乘法器AD633芯片,主要完成積分電壓v4與輸入端電壓v1之間的乘法運(yùn)算,W端口為輸出電壓v5,根據(jù)乘法器AD633的工作原理,輸出電壓v5=v2=v1v4/10。所以由上述分析可得圖1所示憶阻電路模擬器的二端口電壓為

將v1=R1iin代入式(8),可得

將式(9)與式(4)比較可知,當(dāng)a=R1,b=R1/(10R4C1),圖1所示電路實(shí)現(xiàn)了本文所提出的磁控憶阻模型。本文所設(shè)計(jì)的磁控憶阻電路模擬器參數(shù)為:R1=R2=R3=R4=20 kΩ,C1=1 μF。

2 浮地憶阻模擬器的基本電特性分析

對(duì)于圖1提出的磁控憶阻模擬器,假設(shè)輸入電壓u(t)=Asin(2πft),其中,A為幅值、f為頻率,則

將上式代入式(4),可得

可見,該憶阻由線性電阻和隨時(shí)間變化的非線性電阻兩部分構(gòu)成,而非線性電阻隨著信號(hào)頻率的增大逐步減小到零。定義一個(gè)非線性電阻參數(shù)k為

可以看到,參數(shù)k取決于輸入信號(hào)的幅值A(chǔ)和頻率f。當(dāng)頻率增加或者幅值減小時(shí),k減小;反之,k增大。同時(shí)還應(yīng)注意到,R4電阻和電容C1構(gòu)成的時(shí)間常數(shù)也會(huì)影響k值,信號(hào)頻率要與時(shí)間常數(shù)相適應(yīng)。具體可分為以下三種類型:

1)當(dāng)k趨近于0,即輸入信號(hào)頻率無窮大時(shí),憶阻非線性特性消失,表現(xiàn)為線性電阻;

2)當(dāng)k趨近于1,即時(shí),憶阻的緊磁滯回線將達(dá)到最大;

3)當(dāng)k遠(yuǎn)遠(yuǎn)大于1,即f?20πR4C1/AR1,輸入信號(hào)的周期大于模擬器電路的時(shí)間常數(shù)時(shí),憶阻的磁滯回線消失。

在圖1所示電路參數(shù)設(shè)置下,在憶阻模擬器端口施加不同的交變激勵(lì)電壓,采用Multisim軟件研究本文所設(shè)計(jì)的憶阻模擬器的基本電特性。在圖1的端口施加正弦電壓u(t)=Asin(2πft),選取A=4 V和f=100 Hz,測試輸入電壓u(t)和輸入電流i(t),可得結(jié)果如圖2所示,其中,(a)為正弦電壓激勵(lì)下憶阻模擬器的電壓和電流時(shí)域波形,(b)為正弦電壓激勵(lì)下磁控憶阻模擬器在電流-電壓平面上的I-V回線。從圖中可看出端電壓和電流具有相同的零點(diǎn),但流經(jīng)憶阻的電流峰值超前于憶阻兩端的電壓峰值,即表現(xiàn)出 “記憶”特性,同時(shí)其伏安關(guān)系曲線具有 “8”字型緊磁滯回線特性。

進(jìn)一步地,基于Multisim仿真平臺(tái),在圖1所示電路的端口施加正弦激勵(lì)電壓u(t)=Asin(2πft),分別改變電壓的幅值A(chǔ)和頻率f,觀察憶阻的電流與電壓之間的曲線。為了比較不同頻率及不同幅值變化時(shí)憶阻的電流-電壓關(guān)系曲線的變化情況,畫出不同正弦電壓信號(hào)激勵(lì)下,本文所設(shè)計(jì)的磁控憶阻模擬器的電流-電壓關(guān)系曲線如圖3所示,其中,(a)為固定幅值4 V,取不同的頻率;(b)為固定頻率20 Hz,取不同的幅值。由圖3可見,當(dāng)在圖1所示電路端口施加正弦交變電壓時(shí),其電流與電壓同時(shí)過零點(diǎn),電流-電壓關(guān)系曲線呈現(xiàn)緊磁滯回線。當(dāng)固定激勵(lì)信號(hào)的幅值時(shí),隨著頻率的逐漸增大,I-V回線逐漸向內(nèi)收縮,直至退化為一條直線。結(jié)果說明,當(dāng)激勵(lì)信號(hào)頻率很高時(shí),憶阻將退化為線性電阻,而失去其記憶性;當(dāng)固定激勵(lì)信號(hào)的頻率時(shí),隨著電壓幅值的逐漸減小,I-V回線逐漸向內(nèi)收縮,直至退化為線性函數(shù)。仿真結(jié)果顯示憶阻模擬器輸入端口的關(guān)系曲線不僅與輸入電壓的頻率有關(guān),而且與輸入電壓的幅值有關(guān),這與上文中非線性電阻參數(shù)k分析的結(jié)論是一致的。

圖2 正弦電壓激勵(lì)下憶阻模擬器的伏安特性Fig.2 Current-voltage characteristics of memristor emulator with sinusoidal voltage stimulus

3 硬件電路實(shí)現(xiàn)及性能測試

圖1所示的硬件電路實(shí)現(xiàn)的實(shí)物圖照片如圖4所示。其中,U2、U3、U4選取電流傳輸器AD844N芯片,U1選取運(yùn)算放大器TL084芯片,U5選取乘法器AD633JN芯片,并在積分電容上并聯(lián)一個(gè)電阻Rm,以避免積分器U2的DC電壓積分漂移。

圖3 不同正弦電壓激勵(lì)下的緊磁滯回線Fig.3 Pinched hysteresis loops under different sinusoidal voltage stimuli

圖4 磁控憶阻器的硬件電路Fig.4 Hardware circuit of the flux-controlled memristor

在v1、v2端加入正弦激勵(lì)電壓,分別改變電壓的頻率和幅值,測量本文所設(shè)計(jì)的憶阻模擬器的端口特性,其測量結(jié)果如圖5所示。其中,橫坐標(biāo)代表端口電壓,縱坐標(biāo)代表端口電流;圖(a)中固定輸入正弦信號(hào)激勵(lì)幅值為4 V,頻率分別取20,40,1 kHz,測得不同頻率下磁控憶阻模擬器的伏安特性曲線;圖(b)為固定輸入正弦信號(hào)激勵(lì)頻率為20 Hz,幅值分別取4,3,2 V,測得不同幅值下磁控憶阻模擬器的伏安特性曲線。

圖5 不同正弦電壓激勵(lì)下的I-V回線Fig.5 Pinched I-V loops under different sinusoidal voltage stimuli

可以看出,低頻時(shí)設(shè)計(jì)的磁控憶阻模擬器的伏安特性曲線在第一、三象限中呈斜 “8”字形狀,隨著頻率的逐漸增大,斜 “8”字I-V回線逐漸變窄,最終退化為一條直線;當(dāng)激勵(lì)信號(hào)幅值減小時(shí),I-V回線單調(diào)縮小,最終變成一個(gè)線性函數(shù),這與電路仿真結(jié)果相吻合。

4 結(jié)論

憶阻具有廣泛的應(yīng)用前景,然而實(shí)際的憶阻器僅存在于實(shí)驗(yàn)環(huán)境中,其商品化還需要一個(gè)漫長的過程,根據(jù)其電學(xué)特性構(gòu)建其等效電路模型來進(jìn)行研究具有重要意義。本文通過分析憶阻的定義,提出了一種新型磁控憶阻模型,并基于電流傳輸器AD844等通用電路元器件構(gòu)建了可任意接入電路使用的浮地憶阻電路模擬器。該憶阻值由線性電阻和隨時(shí)間變化的非線性電阻兩部分構(gòu)成,由非線性電阻參數(shù)分析了該憶阻模型的頻率特性,結(jié)論表明非線性電阻受輸入信號(hào)的幅值和頻率以及電路中R4電阻和電容C1構(gòu)成的時(shí)間常數(shù)的影響。基于Multisim軟件,對(duì)不同交變電壓信號(hào)以及不同參數(shù)設(shè)置下的電流-電壓關(guān)系進(jìn)行了仿真,完成了硬件電路的搭建與測試。實(shí)驗(yàn)結(jié)果表明:所設(shè)計(jì)的磁控憶阻模擬器具有斜體“8”字緊磁滯回線特性,與理論上的憶阻模型特性相吻合。同時(shí),通過修改本文電路的控制電路模塊,如增加乘法器等,還可實(shí)現(xiàn)二次、三次等磁控憶阻電路模擬器。本文研究結(jié)果進(jìn)一步充實(shí)了憶阻理論成果以及實(shí)驗(yàn)手段,為憶阻在電子學(xué)領(lǐng)域的應(yīng)用提供了一種器件模擬實(shí)體。