IGBT暫態(tài)實時仿真模型

馬海心 劉 健

（陸軍裝甲兵學(xué)院兵器與控制系，北京100072）

0 引言

絕緣柵雙極晶體管（IGBT）廣泛應(yīng)用于600V及以上，10A以下的變流系統(tǒng)，如交流電機、變頻器、開關(guān)電源、軌道交通等領(lǐng)域。IGBT的工作狀態(tài)包括穩(wěn)態(tài)和暫態(tài)，暫態(tài)過程關(guān)系到開關(guān)頻率、開關(guān)損耗、電磁特性等性能?，F(xiàn)有仿真軟件往往將IGBT開關(guān)過程視為理想過程，不能很好地體現(xiàn)IGBT的暫態(tài)過程[1-2]。有的軟件模型考慮暫態(tài)過程，但實時性很差[3]。為了更好地體現(xiàn)IGBT的暫態(tài)過程，本文基于FPGA建立實時仿真模型。

FPGA是面向硬件電路編程的芯片，采用并行運算方式，時鐘周期可以達到納秒級。IGBT的暫態(tài)過程一般為數(shù)百納秒，進行暫態(tài)模型仿真，要求仿真步長達到納秒級，F(xiàn)PGA的特點符合要求[4]。本文采用Xilinx公司Spartan系列的XC3S500E芯片，該芯片時鐘頻率為50MHz，時鐘周期20ns，系統(tǒng)門數(shù)為50萬。該芯片豐富的硬件資源，并行化數(shù)據(jù)處理方式，靈活的接口配置，能夠滿足IGBT暫態(tài)實時仿真模型的設(shè)計要求。

1 IGBT暫態(tài)模型

在對IGBT暫態(tài)仿真模型的研究中，我們往往不關(guān)注其內(nèi)部的物理特性，而只關(guān)注其外特性，因此構(gòu)建IGBT功能模型[5-6]。通過對暫態(tài)過程進行分析，為下一步在FPGA中軟件實現(xiàn)奠定了基礎(chǔ)。

1.1 IGBT開通過程

IGBT的開通過程如圖1所示。t0～t5為各個階段劃分節(jié)點，S為表示開關(guān)信號，Vge為柵極與射極電壓，Vce0為集電極與發(fā)射極在IGBT截止穩(wěn)態(tài)下電壓，Vces為集電極與發(fā)射極在導(dǎo)通下電壓，Ic為集電極電流，Ic0為集電極在導(dǎo)通穩(wěn)態(tài)下電流，Vth為IGBT開啟電壓。

圖1 IGBT開通過程

IGBT開通過程劃分為4個階段，對于各個階段IGBT的狀態(tài)分析如下：

階段Ⅰ（t0～t1）：在驅(qū)動電源作用下，柵-射極電壓Vge開始上升，在t1時刻到達開啟電壓Vth。這個時間段內(nèi)，IGBT尚未導(dǎo)通，集電極電流Ic為零，集-射電壓Vce為直流母線電壓Vce0。

階段Ⅱ（t1～t2）：當電壓Vge繼續(xù)上升，大于開啟電壓Vth后，IGBT開始導(dǎo)通，集電極電流Ic逐漸增加，集-射電壓Vce隨之下降，直到t2時刻，電壓Vce變化率為零。

階段Ⅲ（t2～t3）：由于米勒效應(yīng)，Vce保持為平臺電壓Vcep不變，集電極電流Ic繼續(xù)增大到最大值，變化率逐漸降低為零。

階段Ⅳ（t3～t5）：集電極電流Ic從最大值開始下降，在t4時刻到達導(dǎo)通狀態(tài)的負載電流Ic0；結(jié)電容Cgc開始放電，電壓Vce逐漸下降至零。IGBT在t5時刻進入導(dǎo)通飽和狀態(tài)。

1.2 IGBT關(guān)斷過程

IGBT關(guān)斷過程分為4個階段，如圖2所示。

圖2 IGBT關(guān)斷過程

各階段IGBT狀態(tài)分析如下：

階段Ⅰ（t0～t1）：在t0時刻，IGBT尚處于完全導(dǎo)通狀態(tài)。從t0到t1時刻，柵-射極電壓Vge開始下降，電壓Vce從Vces上升至0.1Vce0，而集電極電流Ic保持負載電流不變。

階段Ⅱ（t1～t2）：此階段延續(xù)階段Ⅰ的變化趨勢，Vce從0.1Vce0繼續(xù)增加至Vce0，電壓Vge進入米勒平臺；集電極電流Ic依然為負載電流，但已經(jīng)進入臨界飽和階段。

階段Ⅲ（t2～t3）：t2時刻開始，集電極電流Ic迅速下降，電壓Vce超越母線電壓Vce0繼續(xù)上升，形成一個電壓尖峰，并逐漸回落至Vce0。而在t3時刻，電流Ic降為0.1Ic0。

階段Ⅳ（t3～t4）：t3～t4時刻，電壓Vce維持為直流母線電壓Vce0，IGBT已經(jīng)關(guān)斷，只剩下拖尾電流Ic到t4時刻衰減至零，至此關(guān)斷過程完全結(jié)束。

2 軟件實現(xiàn)

為了便于在FPGA中實現(xiàn)IGBT開關(guān)的暫態(tài)模型，需要建立相應(yīng)的軟件模型。由于IGBT開關(guān)過程只有幾百納秒，為了滿足仿真快速性的要求，采用了查表法在FPGA中建立模型，方法是在Matlab中對IGBT暫態(tài)過程進行仿真，提取暫態(tài)數(shù)據(jù)，保存在FPGA相應(yīng)的緩存器中，仿真時根據(jù)時序信號再依次取出，并經(jīng)過一系列加法器、乘法器，得到模型輸出[7-8]。

軟件模型的原理圖如圖3所示。圖中clk為時序信號，周期為20ns，F(xiàn)PGA中加法器和乘法器運算只需要一到兩個時鐘周期，整個模型的實時性滿足設(shè)計要求。S是開通暫態(tài)信號，S為“0”時，表示進入開通暫態(tài)；S為“1”時，表示進入關(guān)斷暫態(tài)。

圖3 軟件模型原理圖

3 實驗驗證

本設(shè)計IGBT采用英飛凌（Infineon）公司的FF1400R17IP4，模型數(shù)據(jù)采用工作電壓750V，集電極導(dǎo)通穩(wěn)態(tài)電流500A時開關(guān)暫態(tài)的數(shù)據(jù)。為了方便仿真模型測試，在FPGA中產(chǎn)生周期為10ms的開關(guān)信號，以驅(qū)動模型運行。為了方便對模型的觀測，F(xiàn)PGA中的模型采用并行數(shù)據(jù)輸出，再經(jīng)過外部DA轉(zhuǎn)換電路，輸出模擬信號，可以用示波器進行觀測。圖4是利用示波器檢測的模型輸出波形，與圖1、圖2對比可以發(fā)現(xiàn)，模型輸出電壓、電流能夠反映暫態(tài)過程的變化規(guī)律，并且實時性好。

圖4 暫態(tài)模型測試結(jié)果

4 結(jié)語

為了建立IGBT暫態(tài)的實時仿真模型，反映開關(guān)暫態(tài)的詳細信息，本文分析了IGBT的暫態(tài)過程，采用查表法在FPGA中建立軟件模型，并通過實驗驗證模型的有效性。實驗結(jié)果與設(shè)計相符合，在滿足實時性的條件下，較準確地反映了開關(guān)過程中電壓、電流尖峰，驗證了采用FPGA建立IGBT實時仿真模型的可行性，為研究IGBT暫態(tài)特性提供了一種兼顧準確度和實時性的仿真方案。