應(yīng)用型本科高校集成電路設(shè)計專業(yè)課程體系探索

花濤 梁瑞宇 王青云 李小平 沈衛(wèi)康

【摘 要】集成電路芯片設(shè)計產(chǎn)業(yè)是我國重要的戰(zhàn)略性新興產(chǎn)業(yè)。對于應(yīng)用型本科高校的集成電路設(shè)計課程體系而言，存在著實踐課程不成體系、課堂教學方法單一等相關(guān)問題。本文提出擬以工程需求為導向，開展以工程界典型集成電路芯片設(shè)計和驗證流程為主線的理論和實踐教學，以增強學生動手能力和工程創(chuàng)新能力。提出改革課堂教學方法，強調(diào)項目式教學，增加學生就業(yè)競爭力，形成適合應(yīng)用型本科高校規(guī)劃，具有專業(yè)特色的集成電路設(shè)計本科工程教育課程體系。

【關(guān)鍵詞】集成電路

【中圖分類號】G642.3 【文獻標識碼】A

【文章編號】2095-3089（2018）15-0022-01

集成電路（Integrated Circuit，IC ）芯片設(shè)計產(chǎn)業(yè)是我國國家戰(zhàn)略性新興產(chǎn)業(yè)中非常重要的支柱產(chǎn)業(yè)。 在2014 年，國務(wù)院曾經(jīng)頒布了《國家集成電路產(chǎn)業(yè)發(fā)展推進綱要》，旨在加快推進我國的集成電路產(chǎn)業(yè)發(fā)展。近些年來，我國集成電路產(chǎn)業(yè)得到了迅猛發(fā)展。但是，業(yè)界工程化專業(yè)人才的短缺越來越凸顯出來。目前在我國芯片設(shè)計人員達不到市場需求的10%。集成電路設(shè)計人才的培養(yǎng)成為我國高校，特別是應(yīng)用型高校的迫切任務(wù)。

然而，要想真正學好集成電路設(shè)計，需要學好多門專業(yè)課程，其中不乏很多較難的課程，比如《半導體物理》、《量子力學》等。這些課程對于非研究型高校的本科生來講有較大難度。公式推導較多，理論性太強，容易打擊學生的學習積極性，使學生產(chǎn)生挫折情緒。

同時目前在高校，許多課程內(nèi)容都嚴重滯后于目前業(yè)界最新的技術(shù)發(fā)展要求。某些基礎(chǔ)知識點不能做到不斷更新，無法保持與市場和企業(yè)需求同步。比如目前市場上主流的互補型金屬氧化物場效應(yīng)管（CMOS、BICMOS）工藝，已完全不同于普通模電課本中的雙極型管工藝。學生學習模電后只知道雙極型管電路，而對CMOS電路一竅不通。

并且，目前普通高校經(jīng)費投入有限。集成電路設(shè)計教學多局限于課堂上的PPT 課件教學，從教學體系上說對于業(yè)界工程化設(shè)計流程的介紹缺乏連貫性、完整性。學生對于所學知識的理解無法融會貫通，對工程化設(shè)計的理解只停留在概念的層面上。并且一般課程安排中存在實踐環(huán)節(jié)較少、實踐環(huán)節(jié)不成完備體系等問題。最終使得學生的工程實踐能力不能得到有效提升，用人單位還需要花大量的時間精力人力對應(yīng)屆生進行培訓。

針對上述存在的這些問題。筆者就所在單位南京工程學院通信工程學院微電子專業(yè)所積累的教學經(jīng)驗，為應(yīng)用型本科高校集成電路設(shè)計專業(yè)的課程體系改革提出如下建議。

一、改革課堂教學方法，合理整合和更新課程內(nèi)容

在教學內(nèi)容和教學方法上，集成電路設(shè)計的教師應(yīng)該做到授之以漁，而非魚。對于集成電路設(shè)計方向本科生而言，其學習的重點應(yīng)該是目前國際上主流的集成電路設(shè)計EDA工具的設(shè)計方法（如Cadence）。同時學生也應(yīng)掌握市場上最新的主流CMOS 電路和雙極型電路基本結(jié)構(gòu)和特點。教師在課堂上減少講授電路各性能參數(shù)具體推導過程。對于半導體物理等理論性很強的課程， 要減少復雜的公式推導，而著重半導體器件工作原理和特性意義的學習，這樣可使學生容易接受又有利于后續(xù)專業(yè)方向課程的學習。一些基礎(chǔ)課程，如數(shù)字電子技術(shù)和FPGA 技術(shù)兩門課程，可以進行整合合并，適當減少課時數(shù)。將學時數(shù)用在集成電路設(shè)計相關(guān)課程中。

二、全面完善實驗實踐環(huán)節(jié)，強調(diào)學生動手能力和工程創(chuàng)新能力

教學實踐內(nèi)容為工程界主流EDA軟件下的大型集成電路設(shè)計典型操作流程。

實踐環(huán)節(jié)大致可以分為前端設(shè)計階段、后端設(shè)計階段、測試階段、芯片封裝（可選擇）。每一個設(shè)計階段都可以安排相應(yīng)較為全面的實驗，與該階段的理論知識形成呼應(yīng)，形成邊連邊學的模式，有利于學生充分理解書本上的知識。并且所有的實驗都應(yīng)該按照從系統(tǒng)設(shè)計開始再到流片、測試的完整設(shè)計串接起來。前端的集成電路設(shè)計主要為硬件語言描述的上機實驗，以編譯、仿真為側(cè)重點。主要的目的是讓學生能擁有良好的系統(tǒng)全局觀，能夠掌握過硬的編寫代碼能力。后端的設(shè)計主要采用Cadence公司軟件的自動布局布線器SE。教師要重點講授網(wǎng)表和版圖各自的規(guī)則，以及他們轉(zhuǎn)化過程中需要注意到的問題。有時候還需要學生考慮全定制版圖的設(shè)計方法。利用Virtuoso Layout 版圖編輯器進行版圖的DRC 驗證、RVS 驗證等一系列的驗證。教師在理論課和實驗課上要重點介紹標準單元版圖和定制版圖的區(qū)別、工藝制程和版圖設(shè)計之間的聯(lián)系。重點是要使得學生建立對版圖設(shè)計的全局認識，同時也要對IP的保護有更加深刻的理解。實驗的最后可以利用Verilog仿真器進行版圖的驗證。要對學生強調(diào)版圖的布局以及相關(guān)的寄生參數(shù)會對整個系統(tǒng)的功能和時序產(chǎn)生影響。使得學生了解后仿真過程對于保證系統(tǒng)設(shè)計正確性以及后期制造成本節(jié)約的重要意義。要培養(yǎng)學生的認真負責的驗證態(tài)度。

三、強化項目式教學，強化與企業(yè)的合作，增強學生就業(yè)競爭力

筆者所在學院集成電路項目式實踐考核具體流程和要點如下：1、學生每個人都需要完成必做課題，對有余力的學生可以選擇一到兩個難度較大的選做課題。這樣可以拔尖優(yōu)秀人才，保底基礎(chǔ)較差的學生；2、注意鼓勵相互討論交流，但嚴格杜絕復制抄襲；3、每個學生都需要提交書面報告，分為預(yù)習報告、進展報告和總結(jié)報告；4、將學生每日必須完成的工作量化，規(guī)定時節(jié)點。每日的設(shè)計工程保存，每3天一次隨機抽查，每周交一次簡潔的進展報告；5、教師現(xiàn)場提問，要求學生對完成的項目進行答辯；6、答辯時可讓學生現(xiàn)場設(shè)計芯片版圖某一部分，并作理論解釋。全體學生參與點評芯片版圖設(shè)計質(zhì)量的優(yōu)劣；7、教師根據(jù)完成項目情況，設(shè)計報告和答辯情況，給定學生的實際考核成績。在實訓過程中要讓每一個學生都能感受到實際設(shè)計工作的嚴肅性和時間約束性，養(yǎng)成嚴謹、守時的工程師優(yōu)秀品質(zhì)。

目前筆者所在學院已積極聯(lián)系并實地考察交流了多家集成電路設(shè)計企業(yè)和培訓單位包括QST青軟實訓、中芯微電子等單位。并以邀請講座或者兼職教師等形式讓經(jīng)驗豐富的企業(yè)工程師專家對學生和相關(guān)教師進行指導，使我專業(yè)集成電路設(shè)計教學與企業(yè)實際需求無縫對接，從而提高學生就業(yè)競爭力。