一種用于TCXO芯片的帶隙基準(zhǔn)及過溫保護(hù)電路設(shè)計(jì)

譚傳武，陳衛(wèi)兵

（1.湖南鐵道職業(yè)技術(shù)學(xué)院通信與信號(hào)學(xué)院，湖南株洲412001；2.湖南工業(yè)大學(xué)計(jì)算機(jī)與通信學(xué)院，湖南株洲410008）

精確時(shí)鐘是許多電子及通信設(shè)備的重要組成部分，時(shí)鐘的產(chǎn)生與精度也就成為晶體振蕩器的關(guān)鍵，時(shí)鐘不穩(wěn)定定會(huì)影響系統(tǒng)的正常工作。然而晶振頻率受溫度影響較大，且頻率與溫度變化可以用三次函數(shù)表示[1]，為解決晶振頻率穩(wěn)定性問題，通常采用溫度補(bǔ)償電路對(duì)其進(jìn)行補(bǔ)償，TCXO（Temperature Compensate X'tal（crystal）Oscillator）TCXO 是 通 過附加溫度補(bǔ)償電路，添加溫補(bǔ)網(wǎng)絡(luò)抵消晶振頻偏。而基準(zhǔn)源為TCXO的補(bǔ)償網(wǎng)絡(luò)提供高精度的參考電壓和偏置電流，因此帶隙基準(zhǔn)性能的優(yōu)劣決定了TCXO頻率是否精準(zhǔn)，從而影響系統(tǒng)能否正常工作，而TCXO溫度過高引起內(nèi)部電流過大，容易損壞內(nèi)部電路，必須為之設(shè)計(jì)過溫保護(hù)電路，確保TCXO芯片在溫度高時(shí)關(guān)斷振蕩，在溫度降低后重新起振。

論文中帶隙電路采用自偏置電流源、NPN三極管和PMOS管組合的高增益差分運(yùn)放，并構(gòu)建反饋網(wǎng)絡(luò)及時(shí)調(diào)整NPN三極管集電極電流。過溫保護(hù)電路采用三極管探測(cè)溫度轉(zhuǎn)換為電流，通過電流大小控制NMOS開關(guān)管的導(dǎo)通和關(guān)閉，實(shí)現(xiàn)TCXO振蕩的啟動(dòng)與關(guān)閉。帶隙電路能在極低電源電壓下啟動(dòng)，過溫保護(hù)電路實(shí)現(xiàn)了較高的精度并帶遲滯功能，適合應(yīng)用在TCXO芯片中為芯片內(nèi)部電路提供參考。

1 帶隙基準(zhǔn)電路設(shè)計(jì)

TCXO芯片溫度太高安全可靠性會(huì)急劇下降，為了使TCXO芯片在寬溫范圍下穩(wěn)定工作頻率，必須為芯片添加保護(hù)功能，以防溫度過高時(shí)能及時(shí)切斷起振電路。帶隙基準(zhǔn)的精度與頻率精準(zhǔn)度息息相關(guān)，提高精度必然要求有精準(zhǔn)的電壓參考源。帶隙采取負(fù)溫度系數(shù)的PN結(jié)電壓VBE和正溫度系數(shù)的熱電壓VT相加[2]，得到零溫度基準(zhǔn)。

帶隙和過溫保護(hù)的復(fù)合電路如圖1所示。圖中M5、R4、R1、R2、R3、Q1、Q2 構(gòu)成帶隙核心電路，NPN 管Q1的發(fā)射結(jié)面積是Q2的N倍，R3承受電壓為(KT/q)×lnN[2]，M5 的電流被 Q1 和 Q2平分，R1、R2阻值相等，VREF輸出基準(zhǔn)電壓。

圖1 帶隙基準(zhǔn)及過溫保護(hù)復(fù)合電路圖

自偏置差分運(yùn)放：如圖1所示，帶隙電路采用自偏置的差分運(yùn)放結(jié)構(gòu)，差分運(yùn)放采用MOS管和三極管的雙端輸出結(jié)構(gòu)，由 M1、Q3、C1和 M2、M3、Q4、R5構(gòu)成差分運(yùn)放電路，M2、M6構(gòu)成電流源，M1和M3復(fù)制M2管上的電流，M1寬長(zhǎng)比為15:3，M2的寬長(zhǎng)比3:3，M3寬長(zhǎng)比為12:3，M1的寬長(zhǎng)比為M2、M3之和，使得差分運(yùn)放的兩路電流一致。C1為運(yùn)放進(jìn)行米勒補(bǔ)償[3]，保證電路的穩(wěn)定性，并保證環(huán)路相位裕度為85°，電阻R5對(duì)正溫度系數(shù)進(jìn)行補(bǔ)償。

帶隙自啟動(dòng)：?jiǎn)?dòng)結(jié)構(gòu)由M4、M8、Q5、M7構(gòu)成，M4尺寸小用作MOS大電阻，M4、M8及Q5為M7提供偏置，M8的柵壓1.4 V剛好等于Q5的PN結(jié)電壓與M8的閾值電壓之和，當(dāng)M7的VGS大于VTH，則M7管導(dǎo)通，得到M1、M2、M3的柵端為低電平，帶隙電路正常工作。芯片正常啟動(dòng)后，M7的源端為基準(zhǔn)電壓1.24 V，因M7的VGS小于VTH關(guān)斷M7和M8，關(guān)閉啟動(dòng)電路節(jié)約功耗。

帶隙穩(wěn)定原理：帶隙電路啟動(dòng)后，在運(yùn)放增益足夠的情況下，由運(yùn)放虛短和虛斷得知[4]，C點(diǎn)和D點(diǎn)電壓相等，即VC=VD。差放對(duì)輸入端微小的變化量放大，通過負(fù)反饋使基準(zhǔn)輸出穩(wěn)定。M6、M5與運(yùn)放構(gòu)成負(fù)反饋，電路通過負(fù)反饋來調(diào)整M5電流的大小，當(dāng)C、D兩端不等時(shí)，通過負(fù)反饋調(diào)整M6的VGS，同時(shí)調(diào)整M5的電流使VREF輸出恒定?；鶞?zhǔn)輸出如式（1）所示。

2 過溫保護(hù)電路設(shè)計(jì)

過溫保護(hù)要求TCXO芯片在溫度超過T1=150℃時(shí)停止振蕩，低于130℃恢復(fù)，實(shí)現(xiàn)20℃的遲滯。過溫保護(hù)電路如圖1所示，圖1中Q6采集溫度，當(dāng)溫度升高時(shí)Q6的VBE電壓隨溫度升高而降低，而B點(diǎn)電壓在M7導(dǎo)通的時(shí)候保持恒定不變，當(dāng)TCXO芯片正常工作時(shí)，F(xiàn)點(diǎn)電壓小于Q6的導(dǎo)通電壓，Q6停止工作，M15管開啟，電流經(jīng)R6、M15到地，大電阻R7視作短路，E端為高電平，A2輸出為低，A2接TCXO的使能端控制振蕩開啟與關(guān)閉。

假設(shè)TCXO芯片溫度上升，Q6的隨溫度升高VBE而降低，設(shè)計(jì)要求芯片溫度超過T1=150℃必須關(guān)掉振蕩，此時(shí)Q6在T1=150℃時(shí)需開啟，有VBE=VF。Q6導(dǎo)通后E點(diǎn)輸出低電平，A2為高，保護(hù)芯片不因電流過大而損壞。因E為低電平致M15截止，電流I3經(jīng)R6、R7到地，C2被充電實(shí)現(xiàn)過溫保護(hù)的遲滯功能[5-6]。

當(dāng)溫度下降到130℃時(shí)，流過電阻R6和R7的電流在不斷減小，同時(shí)電容C2也在不斷地放電，當(dāng)C2放電完畢后電阻R7上的電壓瞬間被拉低，導(dǎo)致F點(diǎn)電位迅速降低，最終使得Q6關(guān)閉，E點(diǎn)輸出高電平時(shí)A2為低，TCXO恢復(fù)起振。

3 電路仿真結(jié)果

1）帶隙溫度特性

帶隙電路在溫度變化下仿真如圖2所示：從-40℃到125℃時(shí)，電壓變化約為0.78 mV。

圖2 基準(zhǔn)電壓與溫度之間關(guān)系圖

2）帶隙基準(zhǔn)電路直流分析

通過Hspice掃描電源電壓在0～4 V變化，仿真結(jié)果如圖3所示：帶隙輸出穩(wěn)定在1.24 V，電源在1.7 V時(shí)帶隙已經(jīng)啟動(dòng)并穩(wěn)定，電路啟動(dòng)電壓低且?guī)遁敵龇€(wěn)定。

3）帶隙PSRR仿真

在TT，F(xiàn)F和SS 3種工藝角下對(duì)復(fù)合電路的電源抑制比進(jìn)行仿真，結(jié)果如圖4所示：低頻時(shí)PSRR達(dá)到82 dB以上，電路有較強(qiáng)的電源紋波抑制能力。

4）過溫保護(hù)溫度掃描特性

圖3 帶隙隨電源變化圖

圖4 電源抑制比仿真圖

電源電壓為2.5 V時(shí)模擬溫度上升和下降的過程，對(duì)電路進(jìn)行溫度遞增和遞減掃描，得到A2端曲線如圖5所示：溫度遞增時(shí)超過150℃時(shí)輸出高電平關(guān)掉振蕩；溫度遞減時(shí)低于130℃輸出低電平恢復(fù)振蕩，遲滯范圍20℃，關(guān)斷時(shí)間為0.071 s，開啟時(shí)間0.064 s。

圖5 溫度遞增/遞減掃描曲線（VDD=2.5 V）

電源電壓3～5 V變化時(shí)，過溫關(guān)斷溫度點(diǎn)變化如表1表示?？梢钥闯龀瑴仃P(guān)斷點(diǎn)穩(wěn)定在150℃附近，由于襯底偏置影響較強(qiáng)，導(dǎo)致關(guān)斷/開啟溫度點(diǎn)有微小的偏移（關(guān)斷時(shí)變化量?jī)H0.6℃，遲滯開啟時(shí)變化量為0.8℃）。

表1 過溫關(guān)斷和遲滯溫度點(diǎn)隨電源電壓的變化

4 版圖設(shè)計(jì)

帶隙基準(zhǔn)穩(wěn)定是芯片獲得精準(zhǔn)頻率源的關(guān)鍵，在版圖設(shè)計(jì)中，NPN管電壓VBE的溫度特性至關(guān)重要，論文設(shè)計(jì)的帶隙及過溫保護(hù)電路版圖如圖6所示，設(shè)計(jì)3 pF電容進(jìn)行米勒補(bǔ)償，為獲得穩(wěn)定輸出，在運(yùn)放輸出端放置大的MOS電容。帶隙及過溫保護(hù)復(fù)合電路分別用電源層和地層將其包圍用作隔離。

圖6 帶隙基準(zhǔn)及過溫保護(hù)電路版圖

為實(shí)現(xiàn)帶隙兩個(gè)不同寬長(zhǎng)比NPN管的匹配，設(shè)計(jì)時(shí)將6倍的NPN管分兩部分放置，將1倍的NPN管放置在中間，確保對(duì)稱實(shí)現(xiàn)匹配，使得兩不同寬長(zhǎng)比的管子受外界干擾降低。為實(shí)現(xiàn)電阻匹配，設(shè)計(jì)中心對(duì)稱和軸對(duì)稱原則放置MOS電阻，用來減小溫度和電源電壓對(duì)電路輸出的干擾。

5 后仿真結(jié)果

完成了對(duì)復(fù)合電路的DRC與LVS驗(yàn)證后，論文對(duì)電路進(jìn)行后仿真驗(yàn)證。對(duì)電路進(jìn)行溫度從-40～125℃掃描，后仿真結(jié)果如圖7所示，結(jié)果表明其溫度在-40～125℃變化時(shí)，帶隙基準(zhǔn)輸出穩(wěn)定在1.24 V左右。

對(duì)過溫保護(hù)電路的功能進(jìn)行后仿真結(jié)果如圖8所示，在不同電源電壓下對(duì)溫度進(jìn)行正反向掃描，結(jié)果表明，過熱關(guān)掉溫度在150℃，遲滯開啟溫度在130℃。

圖7 帶隙基準(zhǔn)電路溫度特性后仿真結(jié)果

圖8 不同電源電壓下溫度正向（上）及反向（下）掃描A2端波形

6 測(cè)試結(jié)果

設(shè)計(jì)完成后，用石英晶體諧振器（Rm=17.3 Ω，Lm=2.91 mH，Cm=5.43 pF，C0=2.06 pF）對(duì)芯片進(jìn)行測(cè)試，測(cè)試結(jié)果如表2所示。

表2 振蕩器芯片性能

從表2可以看出，芯片最高工作頻率可達(dá)40 MHz，負(fù)載驅(qū)動(dòng)能力為50 pF；在負(fù)載電容15 pF、電源電壓從2.7 V變化到5.5 V的條件下起振后，在電源電壓為5 V時(shí)芯片正常工作消耗總電流約為16 mA，低功耗模式時(shí)電流僅為12 uA。

經(jīng)測(cè)試，測(cè)試頻率f與參考頻率?0的相對(duì)偏移量與參考頻率?0之比為頻率隨電源電壓變化率，該參數(shù)值小于1×10-6。

7 結(jié)束語

文中設(shè)計(jì)了一種新型自偏置帶隙基準(zhǔn)源及過溫保護(hù)復(fù)合電路，該帶隙基準(zhǔn)的主要特點(diǎn)是采用一種MOS管和三極管組合的差分運(yùn)放，采用NPN管輸入且源極接地，相比其他結(jié)構(gòu)大大拓寬了輸入電壓的范圍；另外一個(gè)突出特點(diǎn)是實(shí)現(xiàn)了高增益的自偏置差分運(yùn)放，將偏置電路與運(yùn)放組合在一起，即完成了電流偏置，又實(shí)現(xiàn)了高增益的差分運(yùn)放，并實(shí)現(xiàn)了帶遲滯的過溫保護(hù)功能。該電路結(jié)構(gòu)簡(jiǎn)單為芯片節(jié)約了硅片面積，所設(shè)計(jì)的復(fù)合電路有較優(yōu)的性能，能可靠應(yīng)用于TCXO芯片中為電子設(shè)備提供精準(zhǔn)的振蕩頻率。