銅片夾扣鍵合QFN功率器件封裝技術

霍 炎，吳建忠

（1.上海交通大學，上海 200240；2.無錫華潤安盛科技有限公司，江蘇無錫 214028）

1 引言

QFN（Quad Flat No-lead Package，方形扁平無引腳封裝）是表面貼裝型封裝形式之一，因其結構設計自由度高、新品開發(fā)周期短、開發(fā)成本低、最終產(chǎn)品表貼占板面積小的特點，被廣泛應用于工業(yè)半導體電源管理元件領域。低導通電阻（RDSON）是功率元器件的重要特性，這種特性有利于降低元器件導通損耗，降低元器件使用溫升，提升電源類元件整體效率。隨著晶圓制造加工能力與結構特性的不斷變革，芯片本身的阻抗變得越來越低，封裝體附加的阻抗在元器件總阻抗中的比重變得越來越大，越來越明顯[1]，因此各種降低封裝阻抗的封裝工藝結構被廣泛開發(fā)出來，從引線鍵合到區(qū)域焊接也是元器件封裝發(fā)展的必然趨勢[2]。

銅片夾扣鍵合（Copper Clip）工藝作為一種取代傳統(tǒng)引線鍵合工藝的新型工藝，被越來越多地應用在半導體分立器件以及功率元器件中。傳統(tǒng)引線鍵合會產(chǎn)生寄生電感、電阻并增加線路延遲，限制熱傳導，銅片夾扣鍵合相比傳統(tǒng)的引線鍵合方式提升了電流傳輸能力，提高了產(chǎn)品整體效率，降低了元器件功耗，提升了產(chǎn)品的散熱性能，降低封裝寄生參數(shù)，且其工藝簡單，綜合成本相對低廉。銅片夾扣鍵合工藝被廣泛應用于低壓大電流元器件上，其終端產(chǎn)品有網(wǎng)絡服務器、充電器、筆記本、配置器高端顯卡等，這些產(chǎn)品對元件散熱、效率要求較高。

雖然銅片夾扣鍵合工藝對功率器件的諸多性能有著明顯的提升優(yōu)勢，但這種工藝并未在國內(nèi)得到廣泛的推廣與使用，其主要原因有以下幾點。

首先，國內(nèi)功率器件市場定位在低端應用市場，銅片夾扣鍵合工藝帶來的性能優(yōu)勢尚無法在其終端產(chǎn)品中得以體現(xiàn)，但隨著國內(nèi)功率器件設計水平的提高，其市場也會逐漸向高功率、大電流器件延伸，銅片夾扣鍵合工藝所帶來的性能優(yōu)勢變得不可或缺。

其次，銅片夾扣鍵合產(chǎn)品設計需要與新品設計相結合，兩者相輔相成，因此這種產(chǎn)品多被國外IDM廠所壟斷，而且銅片夾扣鍵合中關鍵材料焊接銅片結構的設計，對產(chǎn)品工藝良率以及產(chǎn)品性能起到?jīng)Q定性作用，國內(nèi)針對這種工藝的設計人才較少，這也使得國內(nèi)設計公司在開發(fā)新產(chǎn)品的過程中無法從封裝廠得到足夠的支持與幫助。

本文通過描述與比較，對銅片焊接產(chǎn)品的性能優(yōu)勢、工藝設計難點以及工藝發(fā)展的挑戰(zhàn)做了逐一分析。

2 夾扣鍵合封裝技術優(yōu)勢分析

夾扣鍵合封裝對器件性能優(yōu)勢的提升主要體現(xiàn)在以下幾個方面：首先夾扣鍵合封裝技術提升器件的電流承載能力，其次銅片夾扣鍵合降低器件的導通電阻，再次夾扣鍵合封裝技術提升器件的板級可靠性。同時銅片夾扣鍵合封裝也大大提升了封裝效率，有效降低了產(chǎn)品加工周期及加工成本。

2.1 夾扣鍵合封裝技術提升器件的電流承載能力

隨著大電流傳輸能力的發(fā)展，傳統(tǒng)引線鍵合工藝已不能滿足單位可通電流能力的需求，而銅片夾扣鍵合工藝有效提升了器件的通流能力，圖1為DFN 8×8產(chǎn)品不同封裝形式的對比圖，其中傳統(tǒng)引線鍵合方法因為空間限制，只能鍵合29根直徑50 μm的銅線，其加總通流截面積為0.057 mm2，而銅片夾扣鍵合產(chǎn)品通過設計其通流截面積為0.358 mm2，是引線鍵合產(chǎn)品的6倍。

圖1 DFN 8×8引線鍵合與銅片夾扣鍵合對比圖

兩種封裝方式的最大可通電流如表1所示，其中銅線鍵合產(chǎn)品每根銅線的最大通流能力在2.0～2.1 A[3]，29根引線加總最大通流能力為60 A，銅片夾扣鍵合產(chǎn)品最大通流能力為350 A。

表1 銅片夾扣鍵合與引線鍵合的通流能力對比

2.2 銅片夾扣鍵合降低器件導通電阻

伴隨著芯片表面焊接面積與截面積的提升，銅片夾扣鍵合工藝有效降低了產(chǎn)品的封裝導通電阻，相比于銅線或者鋁線鍵合工藝，其互聯(lián)導通電阻下降幅度高達50%，在相同的電壓電流輸出條件下，器件的導通損耗也相應降低，以圖1中DFN8×8器件為例，10V、20 A測量條件下2種產(chǎn)品實際測量導通電阻如表2所示，其中引線鍵合產(chǎn)品平均6.54 mΩ，銅片夾扣鍵合產(chǎn)品平均4.75 mΩ，平均導通電阻降低30%。

表2 DFN 8×8引線鍵合與銅片夾扣鍵合導通電阻

2.3 夾扣鍵合封裝技術降低器件熱阻[4]

降低封裝熱阻有利于降低器件溫升，提升器件的使用壽命。因夾扣鍵合封裝技術可以有效地將器件工作時產(chǎn)生的熱量通過銅片帶到PCB層，這種封裝工藝相比于傳統(tǒng)的引線鍵合工藝散熱面積更大；與此同時，因銅片面積的增大，電源器件散熱更快、更均勻，有效降低器件溫升，表3所示為相同芯片、相同封裝外形電子元器件的實際溫度數(shù)值，銅片夾扣鍵合產(chǎn)品的工作升溫比引線框架少11℃左右。

表3 銅片夾扣鍵合與引線鍵合工作升溫對比

2.4 夾扣鍵合封裝技術提升器件板級可靠性

CTE(熱膨脹系數(shù))不匹配問題是導致SMT元器件在線路板上焊點開裂的主要原因[5]。銅片夾扣鍵合結構各材料特性如表4所示，其中硅芯片CTE為2.6×10-6/℃-1，塑封材料 CTE 為 9×10-6/℃-1，銅片夾扣鍵合與LDF CTE為17×10-6/℃-1，相較于其他的QFN結構，其芯片上增加一層銅材，塑封體整體CTE趨向于17×10-6/℃-1，一般 PCB 材料的 CTE 在16×10-6～17×10-6/℃-1之間，這使得產(chǎn)品在溫度循環(huán)（-40～125℃）過程中的CTE不匹配問題得以減少，從而提升了產(chǎn)品在電路板焊點上的整體壽命。

表4 銅片夾扣鍵合產(chǎn)品內(nèi)部材料特性表

2.5 夾扣鍵合封裝技術提升了封裝效率[6]

銅片夾扣鍵合封裝工藝UPH（單位小時產(chǎn)能）通常是傳統(tǒng)多引線鍵合產(chǎn)品的數(shù)倍，以圖1產(chǎn)品為例，鍵合29根銅線機臺的UPH通常在600顆產(chǎn)品左右；而銅片夾扣鍵合來料為卷盤來料（如圖2所示），通過模具裁切每次貼裝20顆銅片以上，銅片夾扣鍵合的作業(yè)效率可以做到6 000顆，是多引線鍵合的10倍。

圖2 銅片夾扣鍵合銅片材料

3 銅片夾扣鍵合封裝產(chǎn)品設計與工藝介紹

銅片夾扣鍵合產(chǎn)品基本結構如圖3所示，通過回流焊接的方式，將有特殊形狀的銅片焊接于芯片上，實現(xiàn)芯片正面源極與外引腳的互聯(lián)，銅片夾扣鍵合產(chǎn)品的原材料是通過腐蝕或沖壓工藝制造而成的銅片，其形狀與芯片開窗尺寸、芯片厚度、焊接材料厚度以及框架外引腳焊接區(qū)尺寸相關，芯片表面需要焊錫可浸潤材料，如鎳金鍍層或鎳鈀金鍍層，設計過程中還需要同步考慮銅片重心、表面張力等因素的影響，避免回流焊接過程中因重力和表面張力等作用導致的銅片位置偏移、旋轉等問題。

圖3 銅片夾扣鍵合產(chǎn)品結構示意圖

針對高端DRMOS(集成驅動器MOSFET)產(chǎn)品，其封裝體中包含3顆芯片，一顆驅動IC和兩顆MOSFET（其中MOSFET分為上管MOS與下管MOS），整個電路構成一個同步降壓電路，銅片夾扣鍵合作為上管芯片與下管芯片互聯(lián)的重要橋梁，封裝結構與電路如圖4所示。

圖4 DRMOS產(chǎn)品電路圖與銅片夾扣鍵合結構示意圖

整個產(chǎn)品封裝流程為：引線框架點焊料→下管芯片倒裝→上管芯片貼裝→芯片上點焊料→銅片貼裝→回流焊接→助焊劑清洗→IC芯片貼裝→鍵合→塑封以及后段封裝工藝，如圖5所示。芯片與框架焊接，銅片與芯片焊接層材料相同，為錫鉛焊料，可選材料有Sn10Pb88Ag2或者Sn5Pb92.5Ag2.5。這兩種材料液相線溫度為280℃左右，其回流焊接峰值溫度在360～400℃之間，業(yè)界通用的助焊劑在此峰值溫度下會碳化，因此焊接材料助焊劑的選擇是產(chǎn)品工藝設計的重中之重，需柵極鍵合的產(chǎn)品多數(shù)選擇低殘留助焊劑，一般助焊劑回流后殘余比例＜5%，低助焊劑殘余可以避免因為助焊劑污染導致的后期鍵合失效問題。

4 銅片夾扣鍵合封裝結構與發(fā)展

4.1 第一代產(chǎn)品：單芯片銅片夾扣鍵合封裝

圖6所示為某半導體公司于2010年推出的DFN 5×6封裝產(chǎn)品結構，這種設計被認為是第一代銅片夾扣鍵合產(chǎn)品，其中芯片厚度為0.2 mm左右，通過焊料正焊于引線框架上，場效應晶體管芯片源極銅片焊接于引線框架上，芯片柵極通過引線鍵合焊接于框架上。

圖5 銅片夾扣鍵合DFN 5×6產(chǎn)品封裝流程圖

圖6 銅片夾扣鍵合DFN 5×6產(chǎn)品結構示意圖

有的設計公司在芯片設計端增大了柵極面積，柵極與源極均采用銅片焊接方式，如圖7所示，這種設計在封裝工藝中減少了一步引線鍵合工藝，降低了封裝成本，但因增大柵極面積導致產(chǎn)品芯片利用率降低，因此提升了芯片成本。

圖7 柵極銅片夾扣鍵合焊接產(chǎn)品結構示意圖

4.2 第二代產(chǎn)品：雙芯片銅片夾扣鍵合封裝

伴隨著產(chǎn)品集成度要求的提升，許多公司推出了多芯片多銅片夾扣鍵合封裝產(chǎn)品，其產(chǎn)品結構如圖8所示，其中上管芯片、下管芯片均焊接于引線框架上，通過銅片夾扣鍵合實現(xiàn)上管芯片源極與下管芯片漏極的串聯(lián)，上下管芯片柵極均通過銅片焊接于引線框架上，整個產(chǎn)品中包含2顆芯片、4個銅片，通過一次回流焊接的方式完成全部互聯(lián)工作。

圖8 雙芯片封裝銅片夾扣鍵合產(chǎn)品結構示意圖

2012年之后，隨著倒裝工藝的蓬勃發(fā)展，也有公司提出了另一種結構設計，如圖9所示，其中上管芯片正焊于引線框架上，下管芯片倒裝焊接于特殊設計的框架基島上，下管芯片漏極與上管芯片源極通過銅片相連，銅片同時焊接于引線框架兩邊引腳上，這種設計可有效提升銅片面積，降低銅片設計加工難度，同時有助于產(chǎn)品散熱，這種產(chǎn)品現(xiàn)在被廣泛應用于各種服務器類電源管理同步降壓器件中，部分產(chǎn)品可做到峰值效率95%以上。

圖9 雙芯片倒裝銅片夾扣鍵合產(chǎn)品結構示意圖

4.3 第三代產(chǎn)品：多芯片銅片夾扣鍵合DRMOS封裝

DRMOS技術是Intel在2004年推出的服務器主板節(jié)能技術，是將傳統(tǒng)MOSFET供電中分離的兩組MOS管和驅動IC以更加先進的制程整合在一片芯片中，它的加入能夠讓服務器在工作時更穩(wěn)定、更節(jié)能。三合一封裝的DRMOS面積是分離MOSFET的1/4，功率密度是分離MOSFET的3倍[7]，用銅片夾扣鍵合替換傳統(tǒng)引線鍵合，有效提升了DRMOS產(chǎn)品的通流能力，也有效提升了產(chǎn)品散熱能力，對于提升器件的整體效率有一定的幫助。參考雙芯片銅片夾扣鍵合產(chǎn)品發(fā)展方向，一種集成倒裝焊接與銅片夾扣鍵合焊接為一體的DRMOS產(chǎn)品也被開發(fā)出來，其封裝結構如圖3所示，其中上管、下管芯片通過銅片互聯(lián)，下管芯片倒裝于特殊結構設計的引線框架上，IC芯片仍采用引線鍵合方式互聯(lián)。這種設計成為當前最主流的DRMOS產(chǎn)品結構，產(chǎn)品尺寸從QFN 5×4發(fā)展到QFN 5×6。另外美國AOS公司還設計了一種將IC堆疊于銅片上的DRMOS結構，這種設計將器件總面積縮小到QFN 5×3.5，是目前為止最小的DRMOS銅片夾扣鍵合產(chǎn)品[8]。

5 銅片夾扣鍵合封裝技術展望

集成電路的發(fā)展一直圍繞著高集成度、高散熱、高效率、低成本4個方面進行，銅片夾扣鍵合產(chǎn)品在這4個方面有著得天獨厚的優(yōu)勢，尤其在高集成度、高散熱方面，其封裝內(nèi)部結構通過Clip的結構設計可以做到多樣化設計，如芯片堆疊工藝、銅片堆疊工藝，另外因銅片夾扣鍵合產(chǎn)品的結構特殊性，其封裝元件可實現(xiàn)雙面散熱工藝，將銅片外漏于封裝體表面，提升元件的散熱能力。隨著集成度的不斷提升，其最終也會被應用于SIP類系統(tǒng)級封裝器件中，而伴隨著封裝元器件對于通流能力要求的增加，芯片封裝尺寸也隨之增大，銅片夾扣鍵合工藝也會被用于超大芯片封裝中。針對銅片夾扣鍵合封裝工藝的開發(fā)，目前國外許多知名功率器件產(chǎn)品公司都圍繞著這3個方面進行著開發(fā)工作，但其產(chǎn)品工藝良率以及產(chǎn)品可靠性尚無法滿足客戶需求。

5.1 夾扣鍵合封裝的雙面散熱

通過封裝工藝將芯片表面焊接的散熱片從封裝體中裸露出來，制作出一種雙面散熱片類型的封裝形式，如圖10所示，通過貼裝散熱片等方式提升器件散熱能力，其工藝難點在于散熱片外漏的工藝方法。第一種方法是在塑封模具頂部增加離型膜，封裝過程中通過薄膜覆蓋保護銅片正面，避免塑封材料覆蓋于銅片表面，從而實現(xiàn)銅片的外漏。這種方法操作簡單，便于大批量制作，其缺點是產(chǎn)品內(nèi)部會受到合模壓力的影響，會導致芯片開裂、器件失效等問題。第二種方法是產(chǎn)品塑封仍采用傳統(tǒng)塑封結構，塑封料覆蓋于產(chǎn)品表面，最后通過研磨的方式將塑封料去除，實現(xiàn)銅片外漏于塑封體外。相較于第一種方法，這種工藝流程對于產(chǎn)品內(nèi)部損傷小，可有效避免芯片開裂等問題，其缺點在于成本較高。

圖10 雙面散熱DFN5×6 MOSFET器件封裝示意圖

夾扣鍵合雙面散熱產(chǎn)品外漏的銅片表面可以再次貼裝散熱片，如圖11所示，因此銅片夾扣鍵合雙面散熱塑封體表面除了能提升器件的被動散熱能力以外，還可以提升其主動散熱能力，通過增加風扇實現(xiàn)主動散熱，可以有效降低器件溫度20%以上，而期間工作溫度降低可以有效提升元器件的整體壽命[9]。

圖11 雙面散熱器件散熱通道示意圖

5.2 SIP系統(tǒng)級封裝

SIP封裝（System in a Package，系統(tǒng)級封裝）是將多個具有不同功能的有源電子元件與可選無源器件組裝到一起，實現(xiàn)一定功能的單個封裝件，從而形成一個系統(tǒng)或者子系統(tǒng)。如圖12所示，產(chǎn)品內(nèi)部除DRMOS器件所包含的芯片以及銅片以外還集成了電容、電阻元件，這種結構在板級應用端可有效減少阻容元件占板面積，提升SMT效率，因為多種器件的結合，元器件整體效率與散熱問題成為這種封裝結構的瓶頸問題[10]，而銅片夾扣鍵合可以有效解決這些問題。不過因為產(chǎn)品結構復雜，不同工藝過程需要不同的作業(yè)溫度，而且阻容元件也有其自身耐溫特性，常見電容元件能承受的最高作業(yè)溫度為260℃，所以銅片夾扣鍵合中常見的高鉛焊料變得不合時宜。目前這種產(chǎn)品的開發(fā)主要圍繞著材料方面進行，常見的選擇方向是錫銻合金焊料，其熔點為250℃，焊接工藝溫度可以控制在260℃以內(nèi)，其缺點是工藝溫度控制困難，回流焊接空洞較大。另一種材料為燒結銀材料，這種材料的優(yōu)點是可以通過低溫烘烤進行燒結，通常作業(yè)溫度為230℃，同時這種材料有著較高的耐溫特性與可靠性[11]，其缺點是材料成本較高。

圖12 銅片夾扣鍵合技術在SIP封裝中的應用示意圖

5.3 超大芯片銅片夾扣鍵合封裝

當前市場上銅片夾扣鍵合產(chǎn)品量產(chǎn)封裝元器件尺寸均在DFN 6 mm×6 mm以下，其封裝芯片尺寸小于4 mm×4 mm，當芯片尺寸增大時，銅片焊接面積也隨之增大，但銅片與芯片之間的CTE(熱膨脹系數(shù))不匹配問題卻變得越來越明顯，這部分應力會導致元器件的焊接層開裂問題，如圖13所示，-60℃到150℃溫度循環(huán)測試500次循環(huán)后，芯片焊錫層開裂。

圖13 溫度循環(huán)測試后焊錫層開裂

封裝工藝中解決焊接材料開裂的方法主要集中在兩個方面，第一種方法是在材料方面著手改善工作，例如提升材料抗蠕變特性，將錫鉛焊料替換成納米銀燒結材料，或者改變塑封材料CTE用以配合產(chǎn)品結構的綜合CTE特性。第二種方法是改變設計結構，通過不同的設計結構來提升產(chǎn)品溫度循環(huán)壽命，最簡單的方法是提升焊接層厚度。為了提高器件的可靠性，焊接層厚度越大越好[12]，通過一些特殊的凸包設計可以有效提升焊接層厚度，如圖14所示，通過在銅片上增加25μm凸包設計可以將焊錫層厚度控制在25μm以上。

圖14 銅片夾扣鍵合凸包結構示意圖

6 總結

銅片夾扣鍵合在同步降壓電路中相較于傳統(tǒng)的引線鍵合器件有著高效率、高散熱性能、高可通電流、低成本等優(yōu)點，隨著銅片夾扣鍵合工藝的不斷推陳出新，其未來也會成為功率元件的重要發(fā)展方向。

論文通過對比與描述的方法在電流承載能力、導通電阻、器件熱阻、板級可靠性以及加工效率等多方面對銅片夾扣鍵合器件的優(yōu)勢進行了詳細分析，同時對不同階段銅片夾扣鍵合器件的結構發(fā)展與功能拓展進行了總結，也總結了銅片夾扣鍵合未來發(fā)展的3個方向——雙面散熱、系統(tǒng)級封裝、超大芯片銅片夾扣鍵合封裝設計與工藝方面當前存在問題，同時針對存在問題給出了相應的解決策略。

銅片夾扣鍵合工藝在國內(nèi)還處于初期摸索階段，在產(chǎn)品結構設計以及封裝工藝設計中，未來還會面臨各種各樣的挑戰(zhàn)，隨著國內(nèi)設計公司市場領域的不斷擴展，這種封裝工藝帶來的產(chǎn)品性能優(yōu)勢將變得更加明顯，其封裝工藝與產(chǎn)品可靠性的開發(fā)與研究工作也變得越來越重要。