基于ARM和FPGA超聲波壓電陶瓷數(shù)字變頻驅(qū)動(dòng)*

，，，，，，

(1.長沙理工大學(xué) 物理與電子科學(xué)學(xué)院，長沙 410114；2. 長沙億旭智能科技有限公司；3.近地空間電磁環(huán)境監(jiān)測與建模湖南省普通高校重點(diǎn)實(shí)驗(yàn)室)

引　言

壓電陶瓷是一種能夠?qū)C(jī)械動(dòng)能和電能之間互相轉(zhuǎn)換的陶瓷材料，它的原理是壓電效應(yīng)，壓電陶瓷具有正壓電效應(yīng)和逆壓電效應(yīng)[1]。通過壓電陶瓷的逆壓電效應(yīng)可以生成超聲波信號(hào)，且功率可調(diào)，廣泛應(yīng)用于超聲換能器、超聲波焊接、超聲波清洗、醫(yī)學(xué)美容、超聲馬達(dá)等[3]。目前國內(nèi)主要壓電陶瓷驅(qū)動(dòng)存在精度、發(fā)熱、低頻特性低和零點(diǎn)漂移等問題[4]，因此研究一種頻率精度高、功率大的壓電陶瓷是本設(shè)計(jì)的主要目的。本文研究的是利用ARM控制FPGA產(chǎn)生死區(qū)可調(diào)的PWM波，實(shí)現(xiàn)調(diào)節(jié)輸出頻率、輸出電壓的功能設(shè)計(jì)。通過以IGBT為驅(qū)動(dòng)元件的H橋輸出，經(jīng)濾波后變?yōu)轭l率、電壓可變的正弦信號(hào)驅(qū)動(dòng)超聲波探頭。

1　相關(guān)原理介紹

1.1　超聲波壓電陶瓷數(shù)字變頻驅(qū)動(dòng)原理

壓電陶瓷材料是工業(yè)發(fā)展過程中可以進(jìn)行機(jī)械能和電能之間互相轉(zhuǎn)化的材料，它的原理是壓電效應(yīng)，所謂壓電效應(yīng)就是壓電陶瓷材料(微位移器)可以對電能和機(jī)械能進(jìn)行互相轉(zhuǎn)化[2]。當(dāng)把電能與壓電陶瓷作用它會(huì)發(fā)生形變，如果作用的電能是持續(xù)性的，那么壓電陶瓷就可以不斷形變產(chǎn)生不同的頻率波；如果頻率超過20 kHz就生成了超聲波，這就是壓電材料逆壓電效應(yīng)。

利用逆壓電效應(yīng)可以把高頻電壓轉(zhuǎn)化為高頻率的振動(dòng)，從而產(chǎn)生超聲波。該系統(tǒng)的結(jié)構(gòu)如圖1所示，電路中ARM芯片采用STM32F103系列CPU。

圖1　超聲波壓電陶瓷驅(qū)動(dòng)實(shí)現(xiàn)原理圖

系統(tǒng)主要分為控制板和驅(qū)動(dòng)板兩個(gè)部分:控制板主要是通過FPGA產(chǎn)生4路PWM波輸出(UH/UL/WH/WL)，頻率在16～40 kHz之間變化。 FPGA產(chǎn)生的PWM輸出信號(hào)，其輸出頻率、占空比、死區(qū)時(shí)間等數(shù)據(jù)由ARM通過SPI總線通信送來。而改變輸出數(shù)據(jù)，或者停止PWM輸出的控制，均由ARM負(fù)責(zé)。ARM通過RS485串口連接LCD觸摸屏或者PC電腦上位機(jī)，實(shí)現(xiàn)人機(jī)交互功能。因此超聲波陶瓷所需要的輸出頻率和電壓、功率等參數(shù)均可通過LCD來設(shè)置。另外CPU通過交流電流、電壓傳感器采集壓電陶瓷的工作電流與電壓并計(jì)算出實(shí)際輸出功率，ARM將它與設(shè)定的輸出功率比較，通過PID控制方法改變輸出PWM波的占空比，從而達(dá)到調(diào)節(jié)輸出電壓與功率的目的。

驅(qū)動(dòng)板采用了工頻交流電直接供電，220 V/50 Hz的交流電通過全橋整流和電容濾波后，獲得一個(gè)約310 V的直流電壓?？刂瓢瀹a(chǎn)生的PWM波經(jīng)過驅(qū)動(dòng)電路74HC245芯片增強(qiáng)信號(hào)后，通過光耦隔離電路后引入驅(qū)動(dòng)板，然后4路信號(hào)通過IR2136S自舉升壓驅(qū)動(dòng)后由IGBT組成H橋電路。最后通過變壓器隔離降壓，電容濾波后輸出驅(qū)動(dòng)超聲波壓電陶瓷產(chǎn)生相應(yīng)頻率的超聲波。

1.2　PWM波原理

PWM的基本原理是：以正弦波作為逆變器的調(diào)制輸出期望單極性PWM波形,然后用頻率比期望波形高很多的等腰三角波來作為載波(Carrier wave) ,再用頻率與所要形成的波形相互統(tǒng)一的正弦波作為調(diào)制波(Modulation wave)。

當(dāng)調(diào)制三角波與正弦波曲線發(fā)生相交時(shí),在其相交時(shí)刻輸出控制信號(hào), 用于控制功率器件的開通與關(guān)斷, 通過這樣的方式就可以獲得一系列所需要的幅度相等且脈寬正比于對應(yīng)區(qū)間正弦波曲線的函數(shù)值的矩形脈沖。即把正弦波平均分成n等分，再用與其等面積的矩形脈沖來替換每等分的正弦曲線，用以替換的矩形脈沖的幅值恒定，各脈沖的中點(diǎn)與每等分的中點(diǎn)重合，這樣所得到的矩形波就與期望的正弦波等效。這種調(diào)制方法稱作正弦波脈寬調(diào)制,這種序列的矩形波稱作PWM波[9]。單極性PWM的原理圖如圖2所示。

圖2　單極性PWM原理圖

本設(shè)計(jì)中，通過IR2136S驅(qū)動(dòng)兩對IGBT功率管，共4路PWM輸出，分別是UH、UL、WH、WL，無重疊的PWM信號(hào)UH/UL為一對，稱為上管與下管，上管和下管不能同時(shí)導(dǎo)通，利用輸出波的死區(qū)時(shí)間來設(shè)置導(dǎo)通時(shí)間，死區(qū)可以改變PWM波的輸出大小從而也可以達(dá)到調(diào)節(jié)輸出電壓大小、調(diào)節(jié)輸出功率的目的。

圖3　死區(qū)產(chǎn)生原理圖

由于本設(shè)計(jì)中使用的開關(guān)器件的特性，在這里需要設(shè)置死區(qū)。死區(qū)時(shí)間被插入到一個(gè)開關(guān)器件的關(guān)斷和另一個(gè)開關(guān)器件的導(dǎo)通之間。設(shè)置死區(qū)其實(shí)就是用來保證在任何情況下，每條支路上在一個(gè)開關(guān)器件沒有完全關(guān)斷時(shí)，另一個(gè)開關(guān)器件不導(dǎo)通。極端的情況包括用戶裝載了一個(gè)比占空周期更大的死區(qū)值或占空比為100%或0%的死區(qū)值。設(shè)置死區(qū)也就是產(chǎn)生某種延時(shí)，這種延時(shí)使得一個(gè)開關(guān)器件在開啟前，另一個(gè)開關(guān)器件已完全關(guān)斷。所需要的延時(shí)時(shí)間是由開關(guān)器件的開啟或關(guān)斷特性和負(fù)載的特性所決定的即設(shè)置合適的死區(qū)值[7]。死區(qū)產(chǎn)生的波形如圖3所示。圖3中輸入的是FPGA的主頻時(shí)序，然后利用程序設(shè)計(jì)輸出的一對(兩路)PWM波如UH/UL，輸出兩路波形的波峰和波谷，它們是利用死區(qū)時(shí)間錯(cuò)開的，避免同時(shí)導(dǎo)通，虛線時(shí)間段表示兩路波的死區(qū)時(shí)間。

2　硬件設(shè)計(jì)

驅(qū)動(dòng)電路硬件部分主要分為4大模塊：主控制器模塊、電源模塊、通信模塊與顯示模塊，主控制器模塊采用FPGA+ARM系統(tǒng)架構(gòu)，主要用于產(chǎn)生PWM信號(hào)。

2.1　主控制器模塊

主控制器模塊的ARM處理器通過RS485與上位機(jī)連接，再通過Modbus通信協(xié)議的方式接收上位機(jī)發(fā)送的頻率、死區(qū)時(shí)間等參數(shù)，然后利用SPI總線將數(shù)據(jù)發(fā)送給FPGA，產(chǎn)生所需要的PWM波?？紤]到FPGA驅(qū)動(dòng)能力有限，此處加入74HC245驅(qū)動(dòng)芯片來提高驅(qū)動(dòng)能力，隨后輸出4路PWM波。控制部分結(jié)構(gòu)如圖4所示。

圖4　控制部分結(jié)構(gòu)圖

FPGA產(chǎn)生的4路驅(qū)動(dòng)信號(hào)通過光耦隔離電路后引入驅(qū)動(dòng)板，通過IR2136S自舉后驅(qū)動(dòng)由IGBT組成的H橋電路。最后通過變壓器隔離降壓，電容濾波后輸出驅(qū)動(dòng)超聲波壓電陶瓷產(chǎn)生相應(yīng)頻率的超聲波。驅(qū)動(dòng)部分結(jié)構(gòu)圖如圖5所示。

圖5　驅(qū)動(dòng)部分結(jié)構(gòu)圖

2.2　電源模塊

超聲波壓電陶瓷數(shù)字變頻驅(qū)動(dòng)的輸入端采用工頻交流電直接供電，220 V/50 Hz的交流電通過全橋整流和電容濾波后，得到一個(gè)310 V左右的直流電壓，電路如圖6所示。

圖6　輸入電源整流電路

主電路通過控制IGBT開關(guān)器件的導(dǎo)通與關(guān)斷實(shí)現(xiàn)DC-AC的轉(zhuǎn)換。這里利用FPGA產(chǎn)生的帶死區(qū)的PWM波來控制IGBT的開通和關(guān)斷[7-8]。采用單相H橋電路，下面來說明基本原理。H橋驅(qū)動(dòng)電路原理圖如圖7所示。

圖7　H橋驅(qū)動(dòng)電路

圖7中輸入直流電壓為E，RL代表負(fù)載。當(dāng)開關(guān)Q1、Q4接通，Q2、Q3斷開時(shí)，電流流過Q1、RL、Q4時(shí)，負(fù)載上的電壓極性是左正右負(fù)，電流從左流向右；當(dāng)開關(guān)Q2、Q3接通，Q1、Q4斷開時(shí)，電流流過Q3、RL、Q2時(shí)，負(fù)載上的電壓極性是左負(fù)右正，電流從右流向左，電壓和電流極性與之前反相。若兩組開關(guān)Q1、Q4和Q2、Q3以某個(gè)頻率f交替切換工作時(shí)，負(fù)載RL上就可得到頻率為f的交變電壓Uo，其數(shù)值等于E[9-10]。本設(shè)計(jì)的開關(guān)Q1、Q2 、Q3、Q4是由開關(guān)器件IGBT來代替的。輸入的控制信號(hào)是帶死區(qū)的PWM波形，由FPGA產(chǎn)生。H橋IGBT具體驅(qū)動(dòng)電路如圖8所示。

圖8　H橋IGBT驅(qū)動(dòng)電路

2.3　通信與顯示模塊

電源輸出頻率、功率在LCD觸控顯示屏上顯示，ARM將數(shù)據(jù)通過串口線傳送給LCD觸控顯示屏，通信采用的是Modbus協(xié)議。LCD觸控顯示屏，而電源控制板作為從機(jī)，主機(jī)和從機(jī)可以互相請求和應(yīng)答。LCD觸控屏界面主要顯示輸出電壓、頻率。通信模塊由RS485器件及其外部電路組成。 RS485通信模塊電路圖如圖9所示。

圖9　RS485通信模塊電路圖

圖10　電路原理圖

在輸出顯示部分，本設(shè)計(jì)加入了電流電壓傳感器用于檢測輸出電流和輸出的電壓，由CPU的DMA做A/D采集。主控CPU采集處理后送LCD顯示，同時(shí)能改變電流值進(jìn)行反饋調(diào)節(jié)，提高電路輸出穩(wěn)定性[10]。本設(shè)計(jì)的超聲波頻率在20 kHz以上，A/D采集范圍過高。采用單運(yùn)放T型全波整流可以很好地解決問題，整流、濾波后輸出電流電壓在A/D采樣范圍內(nèi)，整流電路R1=R2=2R3，設(shè)置增益為1/2,輸出端是同相放大器，增益設(shè)置為2。具體電路及仿真如圖10和圖11所示。

3　系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件要完成PWM波的產(chǎn)生、RS485數(shù)據(jù)控制和數(shù)據(jù)處理通信等功能，因此主程序設(shè)計(jì)包括了FPGA信號(hào)產(chǎn)生、STM32數(shù)據(jù)控制處理、數(shù)據(jù)校正和顯示等。該系統(tǒng)的主程序流程圖如圖12所示，兩路光電數(shù)據(jù)的采集是在FPGA中完成，采集數(shù)據(jù)實(shí)質(zhì)為光電信號(hào)的低電平脈沖時(shí)間，包括標(biāo)準(zhǔn)棒的時(shí)間和待測工件的時(shí)間。FPGA將計(jì)數(shù)時(shí)間通過SPI協(xié)議傳輸給STM32微控制器，STM32接收數(shù)據(jù)后進(jìn)行數(shù)據(jù)計(jì)算，再將計(jì)算的工件結(jié)果通過串口發(fā)送到上位機(jī)中，上位機(jī)對數(shù)據(jù)進(jìn)行實(shí)時(shí)顯示，還可以對結(jié)果進(jìn)行校正調(diào)試。

3.1　FPGA生成PWM波程序設(shè)計(jì)

通過SPI發(fā)送4個(gè)字節(jié)給FPGA來控制PWM輸出的占空比。.spi接收4個(gè)字節(jié)的數(shù)據(jù),暫時(shí)只用了兩個(gè),預(yù)留兩個(gè)做備用。T0:設(shè)置頻率,地址為0；T1:設(shè)置電壓,地址為1。相當(dāng)于放到一個(gè)數(shù)組中,有4個(gè)16位的元素。

module PWM_Out(

sys_clk,

圖11　Proeus仿真波形

圖12　主程序流程圖

sys_rst_n,

mosi,//定義spi的時(shí)鐘、數(shù)據(jù)、片選

sck,

Rstn_T,

T0_clk,

clk_25m,

LED3,

LED4,

testpin_bank4,

testpin_bank3,

testpin_bank2,

testpin_bank1,

clk_out,

F_STOP,//停止驅(qū)動(dòng)芯片

F_ERROR,//驅(qū)動(dòng)芯片報(bào)

//錯(cuò)信號(hào)輸入

clr_error_in,//CPU 的報(bào)警

//清除信號(hào)

F_ERROR_OUT,//驅(qū)動(dòng)器報(bào)錯(cuò)

//信號(hào)輸出CPU

jumper_new_pcb,//IR2136=1,IR2131=0;

cpu_clk,

pwm_out_UH,

pwm_out_UL,

pwm_out_VH,

pwm_out_VL,

rs232_tx//串口發(fā)送

);

3.2　FPGA和單片機(jī) SPI數(shù)據(jù)傳輸模塊

實(shí)現(xiàn)STM32發(fā)送數(shù)據(jù)給FPGA，使FPGA芯片輸出的SPW波按正弦信號(hào)輸出，同時(shí)將輸出信號(hào)送入驅(qū)動(dòng)板。代碼。

通過改變Modbus的設(shè)定頻率改變輸出信號(hào)的頻率，輸出PWM的頻率在16～50 kHz之間可以調(diào)節(jié)。改變Modbus的電壓控制死區(qū)的范圍，死區(qū)越大則輸出功率越低，死區(qū)越小輸出功率越大。

4　實(shí)驗(yàn)結(jié)果與分析

4.1　FPGA計(jì)數(shù)、晶振倍頻

FPGA的晶振50 MHz倍頻到150 MHz，計(jì)數(shù)150 MHz主時(shí)鐘，計(jì)數(shù)值設(shè)置為T，則對應(yīng)超聲波輸出的頻率為150 M/T。例如輸出頻率設(shè)置為20 kHz則150 000 000/7 500=20 000 ，也就是FPGA計(jì)數(shù)7 500次。

例化PLL產(chǎn)生模塊：

//50 MHz倍頻150 MHz

pll pll_inst {

CLKI(sys_clk),//PLL輸入時(shí)鐘50 MHz

STDBY(locked),

//PLL輸出有效標(biāo)志位，低表示PLL輸出有效

RST(pll_rst),//PLL復(fù)位信號(hào),高電平復(fù)位

CLKOP(clk_150m),//PLL輸出150 MHz時(shí)鐘

CLKOS(clk_200m)//PLL輸出200 MHz時(shí)鐘

};

endmodule

4.2　實(shí)驗(yàn)數(shù)據(jù)結(jié)果分析

為了測試產(chǎn)生的超聲波信號(hào)是否可以驅(qū)動(dòng)換能器，對普通的一款超聲波換能器進(jìn)行測試，其共振頻率在28.34 kHz，然后對其相關(guān)性能進(jìn)行測試，通過設(shè)置FPGA的計(jì)數(shù)值從而改變其輸出頻率。設(shè)計(jì)數(shù)值為T，相關(guān)值如表1所列。

表1　超聲波換能器測試數(shù)碼

圖13　頻率與輸出電壓

實(shí)際輸入的電壓為310 V，考慮測試安全性采用的輸入電壓為30 V，輸出電壓和諧振頻率特性圖如圖13所示。當(dāng)頻率在27.772 kHz附近時(shí),輸出的電壓是最小值，說明此時(shí)換能器處于共振狀態(tài)，也就是處于它的工作頻率，這說明測試的這個(gè)換能器(28.34 kHz)實(shí)際工作頻率應(yīng)該在27.772 kHz。

結(jié)　語