機載計算機供電時序的設計與實現(xiàn)

高 棟，韓 敏，馮 非

(航空工業(yè)西安航空計算技術研究所，陜西 西安 710065)

0 引言

機載計算機產(chǎn)品電源中，除常規(guī)的+5 V、±15 V外還包括+3.3 V、+1.8 V等低電壓二次電源輸出。計算機電路正常工作需要其電源電壓的穩(wěn)定提供，上電過程中，若電源模塊因為自身輸入電壓尚未完全穩(wěn)定，其輸出電壓存在波動振蕩的問題，這極易導致用電芯片復位、死機甚至損壞。另外，芯片自身供電穩(wěn)定后就開始工作，由于供電電壓的不同，各個芯片的啟動時間點也不盡相同，實際工作中就會出現(xiàn)電路啟動先后有別的問題。不同于簡單的傳感器、接收機，計算機產(chǎn)品要求多個功能芯片電路聯(lián)合工作，尤其對于DSP、FPGA等大規(guī)模集成電路來說，若因多路供電無法按次序啟動，整個電路就可能進入錯誤的工作狀態(tài)，極易出現(xiàn)工作異常、加載失敗乃至死機癱瘓的情況[1]。

鑒于以上機載計算機供電路數(shù)多、供電電壓無序混亂等原因，對其使用的機載二次電源就提出了新的要求，需要對供電進行時序的控制與管理，從供電源頭上解決無序供電工作的問題。本文首先分別梳理了一次電源與二次電源的供電時序和二次電源間的供電時序管理策略，設計了相對應的控制電路，并進行了試驗驗證。

1 電路原理

1.1 機載二次電源工作原理

機載二次電源在機載計算機中承擔著重要的作用，它需要克服各種惡劣的供電環(huán)境，保證機載計算機的正常穩(wěn)定工作，對于多路輸出二次電源來說還需要考慮供電時序的問題。

機載二次電源的輸入電壓來自機上的115VAC或是+28VDC，首先通過輸入濾波電路，輔助電源電路負責供電給電源模塊自身的芯片及控制電路，供電適應性的功能則由耐尖峰浪涌電路、耐過壓浪涌電路、耐欠壓浪涌電路來完成，DC/DC轉換電路及輸出濾波電路實現(xiàn)二次電源的穩(wěn)定輸出。對于多路輸出二次電源來說，還需增加供電時序控制電路。機載二次電源原理框圖如圖1所示。

圖1 機載二次電源原理框圖

1.2 時序控制電路工作原理

時序控制電路的基本功能就是按要求對二次電源輸出的時序進行控制，尤其是在供電啟動和結束的瞬間能夠滿足機載計算機的供電需求，保障計算機正常工作。供電時序包括兩個方面的內(nèi)容：

1) 一次電源與二次電源的供電時序(以下簡稱“一二次電源供電時序”)；

2) 二次電源間的供電時序。

1.2.1 一二次電源供電時序

一二次電源供電時序，是指電源模塊上電或下電后，電源模塊內(nèi)部控制電路與二次電源輸出的次序，另外一方面就是飛機一次電源上電后，二次電源輸出的啟動時間點。

機載計算機一次電源供電環(huán)境比較惡劣，因為飛機的匯流條上同時掛著多個用電設備，發(fā)電機的工作狀態(tài)甚至其他用電設備的工作狀態(tài)都會影響到一次電源的供電質量，如果采用粗放無控制的二次電源轉換技術，極有可能出現(xiàn)二次電源輸出后又掉電的情況，這會導致機載計算機出現(xiàn)加載失敗、通訊故障、復位乃至死機的現(xiàn)象。

根據(jù)機載二次電源原理框圖，可以得出機載二次電源合理上下電時序(如圖2，圖3所示)。

圖2 機載二次電源合理上電時序

1.2.2 二次電源間的供電時序

二次電源間的供電時序，就是在多路輸出二次電源中，按照系統(tǒng)要求對不同電源輸出進行控制，實現(xiàn)分時上電。以+5 V與±15 V供電來說，按照機載計算機供電特點，±15 V主要供給一些運算放大器、A/D或D/A等使用，其功能就是對電信號進行處理，然后發(fā)送給使用+5 V系列供電的核心電路(如FPGA、CPU等)處理，所以+5 V的上電時間序應該晚于±15 V，同樣掉電時+5 V的掉電停止時間也應該早于±15 V。對于采用+1.1 V甚至+0.9 V等核電壓供電的處理器來說，其供電時序同樣有明確的要求，必須先給輸出+1.1 V、+0.9 V等核電壓，然后是+3.3 V等電壓，否則處理器就無法正常工作。

圖3 機載二次電源合理下電時序

2 時序控制電路的設計

2.1 一二次電源供電時序電路

根據(jù)合理上下電時序的要求，就得出該時序電路的控制流程，電源模塊上電后，首先是輔助電源開始工作，然后尖峰、浪涌抑制電路，監(jiān)控28 V供電穩(wěn)定后(28 VB大于18 V)使能DC/DC轉換電路，從而得到穩(wěn)定的二次電源輸出。一二次電源供電時序電路如圖4所示。

圖4 一二次電源供電時序電路框圖

2.1.1 電源上電時序分析

在該時序電路中，28 VDC供電首先接入輔助電源電路，該電路工作電壓很低(8 V以下)，輔助電源產(chǎn)生電源內(nèi)部電源信號(V.ST)，供給鉗位控制電路工作，開通浪涌鉗位管。在此之前浪涌鉗位管的初始狀態(tài)為關閉，確保上電初態(tài)瞬變電壓不會接入DC/DC轉換電路。

在浪涌鉗位管開通后，直流供電28 VA通過導向二極管接入DC/DC轉換電路(28 VB)，此時28 VB作為采樣信號與基準電平進行比較，驅動使能控制電路開始工作，最終在供電穩(wěn)定的狀態(tài)下使能DC/DC轉換電路，保證二次電源的穩(wěn)定輸出與工作。

實際的一二次電源供電時序電路圖如圖5所示，該電路的主要目的是為了當電源穩(wěn)定在17 V以上再進行DC/DC轉換，但是這樣會遇到一個問題，當電源達到17 V之后便立刻開始DC/DC轉換，此時啟動沖擊電流在供電線路上會產(chǎn)生壓降(可達1～2 V)，導致控制電路因欠壓發(fā)生UVLO而關閉輸出，關閉后供電回路線壓降變小，電源再次開啟DC/DC轉換，就會在供電回路產(chǎn)生振蕩，反而影響電源工作，所以需要在使能控制電路與DC/DC轉換電路之間增加遲滯電路與延遲電路。遲滯電路可以有效地杜絕因為線壓降的變化而導致的反復打嗝，而延遲電路的作用則是在時間層面進行防抖處理，使能控制電路發(fā)出使能信號(V.DL)時，該信號首先通過向電容C2充電進行延遲，等到使能信號有效時(大于2.0 V)，供電電源已經(jīng)上升到正常狀態(tài)(18～32 V)，電源輸出就不會出現(xiàn)振蕩的現(xiàn)象。如果遇到電源短時間連續(xù)上下電，該延遲電路通過場效應管N2來實現(xiàn)延遲電容的“慢充快放”，電源依然能夠正常有效延遲，這樣就實現(xiàn)了圖2中 機載二次電源合理上電時序。

2.1.2 電源下電時序分析

供電電源下電時，28 VA電壓迅速降低，由于儲能電容和導向二極管的反頂作用，28 VB持續(xù)供電保證DC/DC轉換電路工作，當28 VB電壓低于17 V后關閉DC/DC轉換電路，此時輔助電源因為有來自28 VB的供電一直工作，直到28VB低于8 V后才停止工作，保證整個掉電過程中DC/DC轉換的正常以及各路信號的正常輸出，該電路同時也能滿足機載二次電源合理下電時序的要求。

2.2 二次電源間供電時序電路

二次電源間供電時序電路圖如圖6所示，該電路與一二次電源供電時序電路中的使能控制電路類似，只需要改變其采樣信號為二次電源輸出+15 V即可。在需要對更多路數(shù)的輸出進行時序控制時，相應地增加控制電路就可以很容易的實現(xiàn)。

圖5 一二次電源供電時序電路圖

圖6 二次電源間供電時序電路圖

3 試驗驗證

按照上述設計，搭建電路進行驗證。在一二次供電時序電路中，輔助電源電路V.ST電壓為12 V，保護穩(wěn)壓管VE1為7.5 V，基準源為5.0 V，設置V.DL的開啟和關斷點分別為17.8 V與17.3 V。延遲電容C2選擇1 μF的電容，因控制的DC/DC轉換電路不同，使能端驅動電流不一致，延遲時間不盡相同，試驗選擇的DC/DC轉換電路使能端輸出電流約為200 μA，得到的延遲時間約10 ms。

電路中供電電壓低于+17.8 V時，V.DL被拉低，DC/DC不工作；在供電電壓達到17.8 V門檻夠后，V.DL在延遲電路作用下緩慢上升，10 ms后使能DC/DC，電源模塊得到了穩(wěn)定的輸出。下電時，當供電電壓低于+17 V后，DC/DC模塊被迅速禁止，關閉輸出，然后輔助電源繼續(xù)工作到8 V。在連續(xù)上下電過程中，因為儲能電容的原因，二次電源輸出會持續(xù)一段時間。當DC/DC模塊前端電壓28 VB低于17 V后關閉電源輸出，同時延遲電容C2迅速放電清零，下次上電時仍然可以進行正常延遲，從設計上就保證了電源模塊在惡劣的供電環(huán)境中可靠的工作。

二次電源間供電時序電路設計+5 V延遲于+15 V輸出，延遲電容C3選擇4.7 μF，得到了47 ms的延遲時間，該時間的設置只需通過調整延

遲電容C3大小即可實現(xiàn)。若+15 V下電，比較器N5再次翻轉，場效應管N4立刻對電容C3進行電壓清零，確保連續(xù)上下電的時序受控。

4 結束語

本文提出的機載計算機供電時序控制策略，可以有效地解決因上下電過程中的抖動振蕩而導致的電源輸出不穩(wěn)定，確保后端用電設備的穩(wěn)定可靠工作。電源模塊在增加供電時序控制電路后，無論是上電還是下電，甚至是連續(xù)上下電，都可以正常工作，并能保證二次電源輸出的穩(wěn)定性，極大地提高了機載計算機產(chǎn)品的可靠性和穩(wěn)定性。

[1] 楊東凱，凌桂龍.DSP嵌入式系統(tǒng)設計與開發(fā)指南[M].北京：中國電力出版社，2009.