一種高效的熔絲并行修調(diào)方案

吳熙文

（中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214035）

1 引言

熔絲是集成電路生產(chǎn)中所使用的一項(xiàng)重要技術(shù)。在圓片測試時，通過熔絲技術(shù)可以根據(jù)每顆電路的實(shí)際基準(zhǔn)值將其在一定范圍內(nèi)進(jìn)行修調(diào)，即按照實(shí)測值與設(shè)計要求的目標(biāo)值的差異熔斷所需的熔絲，使出廠電路的基準(zhǔn)值更加接近設(shè)計要求的目標(biāo)值，一致性更好。隨著熔絲技術(shù)在電路設(shè)計中的應(yīng)用普及，當(dāng)前產(chǎn)品對于參數(shù)精度的要求越來越高，需要修調(diào)的鋁條數(shù)目也越來越多。電源類芯片的鋁條數(shù)通常設(shè)計有10段以上，尤其在多工位測試越來越普遍的情況下，熔絲修調(diào)的時間成倍增長，傳統(tǒng)的串行修調(diào)方案中熔絲修調(diào)時間通常會占總測試時間（總測試時間包括參數(shù)測試時間、熔絲修調(diào)時間和探針臺走步時間）的50%以上。因此，優(yōu)化熔絲修調(diào)時間可大幅提升測試效率，節(jié)約生產(chǎn)成本。

2 并行修調(diào)方案的原理與效率提升

2.1 串行修調(diào)方案

傳統(tǒng)的修調(diào)方案一般采取串行逐段修調(diào)，即按照工位數(shù)逐工位逐段熔斷需要修調(diào)的熔絲段。假設(shè)某產(chǎn)品參數(shù)測試時間為500 ms，探針臺走步時間為500 ms，共設(shè)計有20段對地熔絲，修調(diào)每段熔絲的時間為30 ms。因?yàn)槊款w電路的實(shí)際基準(zhǔn)值不同，所以所需修調(diào)的熔絲段也不同，假設(shè)平均每顆電路有10段不同的熔絲需要熔斷，那么8工位測試時需要的總?cè)劢z修調(diào)時間就已經(jīng)達(dá)到2400 ms，占用了測試總時間的70%。按照此方案計算，8工位測試平均每顆電路的總測試時間為（500+2400+500）/8=425 ms，而單工位測試的總測試時間為1300 ms，8工位測試僅提升了3倍左右的測試效率，多工位測試所帶來的效率提升被大幅減小了。

2.2 并行修調(diào)方案

最初的并行修調(diào)方案為同時熔斷同一工位所有需要熔斷的熔絲[1]。這種修調(diào)方案相對于串行修調(diào)方案在效率上有明顯提升，但存在一些缺陷。由于不同產(chǎn)品的熔絲材料不同，熔斷所需的能量也相差甚遠(yuǎn)，對于需要使用較大能量去修調(diào)的產(chǎn)品來說，這種方案存在熔絲修調(diào)不徹底的風(fēng)險，容易產(chǎn)生熔絲熔斷后基準(zhǔn)值的變化量與理論值有差異的情況，導(dǎo)致產(chǎn)品良率損失；對于熔絲設(shè)計為PAD之間的產(chǎn)品該方案無法適用，例如需要同時熔斷B1與B2之間、B2與B3之間、B3與B4之間的熔絲時，無法使用該方案形成修調(diào)回路。

優(yōu)化后的并行修調(diào)方案原理為同時熔斷不同工位的同一段熔絲。由于各工位修調(diào)用的源是相互獨(dú)立的，因此不存在同時修調(diào)能量不足的情況，同時該方案也能適用于熔絲設(shè)計為PAD之間的產(chǎn)品。該并行修調(diào)方案相對于串行修調(diào)在效率上有大幅提升，以上文提及的產(chǎn)品為例，將20段熔絲編號，記為B0～B19。在修調(diào)時，根據(jù)每顆電路所需熔斷的熔絲段，通過切換不同的繼電器開關(guān)控制的方式，將不同工位編號相同的熔絲段同時熔斷，該方案最多僅需要進(jìn)行20次熔絲修調(diào)，即可滿足所有工位的熔絲修調(diào)需求。按照并行修調(diào)方案計算，8工位測試時，熔絲修調(diào)時間為600ms，平均每顆電路的總測試時間為（500+600+500）/8=200 ms，相對于單工位提升了6倍以上的測試效率。

圖1 并行修調(diào)方案原理圖

受圖片篇幅限制，圖1為前4個工位前8段熔絲的原理圖，后4個工位以及后12段熔絲的連接方式以此類推。圖中K31B、K32B、K33B、K34B分別為前4個工位的熔絲總開關(guān)，閉合后可開啟相應(yīng)工位的熔絲修調(diào)；AK0B、AK0C為一組雙刀雙擲繼電器，控制前兩個工位B0段熔絲是否修調(diào)，該繼電器與BK0B、BK0C共用繼電器控制位K0，即同時閉合同時關(guān)斷，其余雙刀雙擲繼電器的連接方式和作用依此類推；B0_S1表示第一工位的B0段熔絲，B0_S2表示第二工位的B0段熔絲，其余熔絲名稱標(biāo)示依此類推；DVI0_F、DVI1_F、DVI2_F、DVI3_F 為前 4 工位的電壓源，提供修調(diào)所需的能量。

由于該產(chǎn)品設(shè)計的熔絲數(shù)較多，如果每個工位的每段熔絲都分配一個繼電器控制位控制其熔斷與否，則8工位測試僅修調(diào)部分就共需要160個控制位，再加上控制外圍測試線路所必需的若干繼電器控制位，常用的測試機(jī)是無法滿足的，且占用的繼電器控制位越多越不利于生產(chǎn)維護(hù)和異常處理。為了滿足8工位測試，節(jié)省繼電器控制位的使用數(shù)量，采用了雙刀雙擲繼電器，并且將繼電器控制位復(fù)用（如圖2所示），即所有工位相同編號的熔絲采用同一個繼電器控制位控制，每個工位增加一個總開關(guān)控制該工位的當(dāng)前熔絲段是否需要修調(diào)。例如，當(dāng)需要同時熔斷第一、第三工位的B0段熔絲且其余工位的B0段熔絲不能熔斷時，則將K0、K31、K33閉合后再將DVI源上電即可。按照此連接方式計算，8工位測試的修調(diào)部分僅需要28個繼電器控制位，并且測試時間不受影響。

圖2 繼電器控制位復(fù)用連接圖

該方案提出后，首先針對品名為S0XX的芯片進(jìn)行驗(yàn)證，該產(chǎn)品工位數(shù)較多、熔絲段數(shù)較少，相對適合驗(yàn)證方案的可行性。S0XX共7段熔絲，原修調(diào)方案為電容充放電串行修調(diào)，8工位測試。改為并行修調(diào)后，該產(chǎn)品單片的測試時間由優(yōu)化前的100 min/片縮減至60 min/片，效率提升40%左右，且未出現(xiàn)熔絲誤燒、漏燒、燒不徹底等質(zhì)量問題，新程序交接生產(chǎn)后已量產(chǎn)十余批次。

可行性驗(yàn)證成功后，又將熔絲并行修調(diào)方案應(yīng)用到熔絲參數(shù)更多、熔絲段數(shù)更多的OB23XX中去以驗(yàn)證方案的可靠性。該產(chǎn)品有5個參數(shù)需要修調(diào)，總共15段熔絲，同樣未出現(xiàn)熔絲誤燒或漏燒的現(xiàn)象，8工位測試效率提升可達(dá)50%左右。

到目前為止，共有3個老品、2個新品采用熔絲并行修調(diào)方案（如表1中所示），涉及電源管理、LED驅(qū)動等多種類芯片，效率提升根據(jù)產(chǎn)品的SITE數(shù)、所需要熔斷的熔絲數(shù)以及熔絲修調(diào)時間占總測試時間的比例不同略有浮動，大約在30%～50%。

表1 熔絲并行修調(diào)方案單片效率提升對比

以下為部分熔絲并行修調(diào)程序代碼，該段代碼對芯片的Ton參數(shù)進(jìn)行修調(diào)，共有B0、B15兩段熔絲會影響Ton參數(shù)的變化。

void TRIM_TON()

{

int B0[8]={0},B15[8]={0},TRIMN[8]={0},i=0;

int a=100,b=100,c=100,d=100,e=100,f=100,g=100,h=100; //定義8個標(biāo)志位，控制每個工位的總開關(guān)

for(i=0;i＜8;i++)

{

if(TH[i]>=5.973&&TH[i]＜6.853){B0[i]=0;B15[i]=1;}

if(TH[i]>=6.853&&TH[i]＜7.900){B0[i]=0;B15[i]=0;}

if(TH[i]>=7.900&&TH[i]＜8.991){B0[i]=1;B15[i]=1;}

if(TH[i]>=8.991&&TH[i]＜9.731){B0[i]=1;B15[i]=0;} //TH[i]為每個工位Ton參數(shù)的實(shí)測值，查表確認(rèn)每個工位B0、B15是否需要熔斷，如需熔斷則置1

TRIMN[i]=B0[i]*10+B15[i];

pSite->RealData[i]=TRIMN[i]; //以二進(jìn)制表示B0、B15的熔斷情況

}

AdToPparam(0,0,1.0);

if(TrimEn==1)

{

DVI_SetMode(CH0,FV,VRang_20V,IRang_1A,990,-990);//設(shè)置電源為電壓源模式

DelaymS(2);

a=100;b=100;c=100;d=100;e=100;f=100;

g=100;h=100;//k100未使用，作為總開關(guān)關(guān)斷標(biāo)志

if(B0[0]==1||B0[1]==1||B0[2]==1||B0[3]==1||B0[4]==1||B0[5]==1||B0[6]==1||B0[7]==1)

//修調(diào)B0前進(jìn)行判斷，如8個工位的B0段熔絲均不需要修調(diào)，則跳過該步驟

{

if(B0[0]==1){a=31;}

if(B0[1]==1){b=32;}

if(B0[2]==1){c=33;}

if(B0[3]==1){d=34;}

if(B0[4]==1){e=35;}

if(B0[5]==1){f=36;}

if(B0[6]==1){g=37;}

if(B0[7]==1){h=38;} //根據(jù)每個工位B0段是否需要熔斷，選擇該工位的總開關(guān)是否開啟CBIT_SRelayOn (a,b,c,d,e,f,g,h,0,-1);//同時閉合需要熔斷B0的工位的總開關(guān)，以及k0

DelaymS(2);

DVI_SetOutVal(CH0,5); //電壓源加5 V，進(jìn)行熔絲修調(diào)

DelaymS(25); //修調(diào)等待延時

CBIT_SRelayOn(-1); //繼電器復(fù)位，所有繼電器斷開

DelaymS(2);

DVI_SetOutVal(CH0,0); //電壓源復(fù)位

}

a=100;b=100;c=100;d=100;e=100;f=100;g=100;h=100;//所有工位的標(biāo)志位復(fù)位

if(B15[0]==1||B15[1]==1||B15[2]==1||B15[3]==1||B15[4]==1||B15[5]==1||B15[6]==1||B15[7]==1)

{

if(B15[0]==1){a=31;}

if(B15[1]==1){b=32;}

if(B15[2]==1){c=33;}

if(B15[3]==1){d=34;}

if(B15[4]==1){e=35;}

if(B15[5]==1){f=36;}

if(B15[6]==1){g=37;}

if(B15[7]==1){h=38;}

CBIT_SRelayOn(a,b,c,d,e,f,g,h,15,-1);

DelaymS(2);

DVI_SetOutVal(CH0,5);

DelaymS(25);

CBIT_SRelayOn(-1);

DelaymS(2);

DVI_SetOutVal(CH0,0);

}

DVI_SetOutVal(CH0,0);

CBIT_SRelayOn(-1);

}

}

3 總結(jié)

該種熔絲并行修調(diào)方案相對于傳統(tǒng)的串行修調(diào)可大幅提升測試效率，且工位數(shù)越多、熔絲數(shù)量越多提升的效率越高。熔絲并行修調(diào)方案可行、可靠、穩(wěn)定，且效率提升明顯，后續(xù)多工位熔絲修調(diào)類產(chǎn)品均可采用該方案進(jìn)行修調(diào)，可以直接將該方案運(yùn)用到新品開發(fā)設(shè)計中去，已有大量老品也可參考該方案來優(yōu)化測試時間，提升測試效率，降低成本消耗，提升公司競爭力。

參考文獻(xiàn)：

[1]張鵬輝，王己鋼.熔絲類電路的修調(diào)探索[J].電子與封裝，2010，10（4）.