圍柵硅納米線MOSFET器件的仿真研究

劉一婷，宮 興，閆 娜

（沈陽工業(yè)大學(xué)信息科學(xué)與工程學(xué)院，沈陽110870）

1 引言

隨著半導(dǎo)體器件尺寸的縮小，無摻雜短溝道的圍柵金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管（Gate-allaround MOSFET,簡稱GAA-MOSFET）憑借其優(yōu)良的柵控特性發(fā)展為下一代半導(dǎo)體電子器件的重要候選之一[1]。當(dāng)前MOSFET的尺寸已經(jīng)下降到20nm以下領(lǐng)域，因此量子輸運在MOSFET器件中成為非常重要的機(jī)制，用量子輸運相關(guān)的參數(shù)可以更精確地描述彈道效應(yīng)、量子效應(yīng)、隧穿效應(yīng)等器件特性[2-5]。用NEGF、S-P等數(shù)值計算方法來對復(fù)雜結(jié)構(gòu)下器件模型的載流子特性進(jìn)行仿真，現(xiàn)在已經(jīng)能夠?qū)崿F(xiàn)；對于N型GAA-MOSFET的特性，也已經(jīng)通過大量的仿真得以驗證[6]。然而由于納米尺度下P型半導(dǎo)體的能帶結(jié)構(gòu)復(fù)雜，而空穴的有效質(zhì)量、輸運特性、狀態(tài)分布在很大程度上依賴于此，所以對于P型GAA-MOSFET的研究仿真此前還沒有實現(xiàn)過。本文將利用Silvaco TCAD Atlas仿真系統(tǒng)的數(shù)值計算功能對P型GAA-MOSFET的特性進(jìn)行仿真研究，探討不同條件下P型GAA-MOSFET的特性。

2 模型與基本理論

2.1 GAA-MOSFET結(jié)構(gòu)模型

GAA-MOSFET的整體結(jié)構(gòu)如圖1中的立體示意圖(a)所示：外圈部分是柵極，它將溝道部分完全包裹??；柱型溝道的兩端是GAA-MOSFET的源、漏兩極。圖1中的(b)、(c)則為沿著器件截面B、C方向的剖面圖。圖1(a)中的Z軸是空穴的傳輸方向；(b)中的R是溝道的半徑，是氧化層的有效厚度；(c)中的分別是半徑分量和角分量。

圖1 GAA-MOSFET結(jié)構(gòu)示意圖

本文的所有數(shù)值仿真都是在Silvaco TCAD的Atlas環(huán)境下進(jìn)行的，具體用到FIXED.FERMI、NEGF_MS、NPRED.NEGF、EIGEN、SP.SMOOTH等模型；仿真預(yù)設(shè)定的具體參數(shù)如表1所示。

表1 GAA-PMOSFET仿真預(yù)設(shè)參數(shù)

2.2 基本理論

圖2 空穴能級及勢能分布圖

溝道中的空穴的能級可以由以下公式給出：

具體計算按參考文獻(xiàn)[7]和[8]進(jìn)行。

由于氧化層價帶能級高，溝道內(nèi)的可移動空穴被束縛在量子阱中。根據(jù)量子力學(xué)可知，溝道處的空穴能級分布是離散的，在處空穴的束縛能級可以由薛定諤方程得出：

當(dāng)溝道長度小于載流子的平均自由程時，溝道內(nèi)的空穴以彈道或準(zhǔn)彈道輸運方式在溝道內(nèi)傳導(dǎo)。假設(shè)源漏是理想的儲層，向溝道里注入足夠的空穴，空穴的彈道電流就可以通過Landauer公式計算得出如下：

3 結(jié)果與討論

基于上述分析，使用Silvaco ATLAS對P型GAA-MOSFET器件結(jié)構(gòu)與性能進(jìn)行仿真研究。圖3給出了在處柵極電壓與空穴能級的關(guān)系，圖3(a)是不同空穴子帶數(shù)情況下柵極電壓與空穴能級的關(guān)系，方形點是僅有一條子帶時能級隨柵壓的變化情況，圓點和三角點分別是考慮兩條子帶時重空穴和輕空穴的能級與柵極電壓的關(guān)系曲線；圖3(b)是不同半徑R下處柵極電壓與空穴能級的關(guān)系曲線。圖中是輕空穴能級是重空穴能級是源極空穴的費米能級。

圖3 處能級分布圖

當(dāng)溝道內(nèi)的載流子被激發(fā)到能級上時會導(dǎo)致溝道內(nèi)電荷數(shù)量上升，電荷數(shù)量的上升又會使溝道內(nèi)的靜電分布發(fā)生變化，從而導(dǎo)致空穴的能級上升，當(dāng)其高于費米能級時，空穴開始被激勵到能級上。從圖3(a)可以看出當(dāng)考慮兩條子帶時，載流子不僅會被激發(fā)到最低子帶，還可能被激發(fā)到第二子帶上。圖3(b)展示了半徑對能級的影響，在同等條件下半徑R越大，能級越靠近價帶邊緣，空穴也就越容易被激勵到空穴能級上。

圖4 考慮不同子帶時GAA-MOSFET的轉(zhuǎn)移特性

圖5 不同半徑時GAA-MOSFET的轉(zhuǎn)移特性

圖6 不同R值的亞閾值擺幅

由圖6可知，GAA-MOSFET的亞閾值擺幅（SS）大約都在60mV/dec左右。這接近室溫條件下（T=300K）MOS型器件SS的理論最小值，即59.6mV/dec。同時通過圖5、圖6可以看出半徑R的變化對GAA-MOSFET的漏電流有影響，但對亞閾值擺幅的影響很小，基本可以忽略。

圖7 GAA-MOSFET的輸出特性

從圖7(a)可以看出GAA-MOSFET的輸出特性曲線與傳統(tǒng)結(jié)型場效應(yīng)管一樣，也分為線性區(qū)、非線性區(qū)和飽和區(qū)。在相同柵極電壓下，兩條子帶比僅考慮一條子帶時的漏電流大。圖7(b)中Line是考慮一條子帶時的輸出特性曲線，Line+symbol是考慮兩條子帶時的輸出特性曲線，可見漏電流隨著半徑的減小而減小。當(dāng)半徑為1nm時考慮兩條子帶和考慮一條子帶時的漏電流曲線基本相同，這主要是因為半徑為1nm時載流子很難被激勵到第二子帶處。

4 結(jié)束語

對P型GAA-MOSFET器件的特性進(jìn)行了深入的仿真研究，除了討論半徑大小對GAA-MOSFET特性的影響，還考慮了不同子帶數(shù)對GAA-MOSFET的影響，結(jié)果表明對于GAA-MOSFET器件，因其量子限制效應(yīng)的存在，我們不得不考慮到它的能級分裂問題；分別考慮了一個子帶和考慮兩個子帶的情況，發(fā)現(xiàn)兩個子帶時GAA-MOSFET的性能更優(yōu)良。但對現(xiàn)實情況中的空穴來說能級不止兩個，所以對于GAA-MOSFET能級分裂問題，還有待后續(xù)的進(jìn)一步研究。

[1]MOORE G E.Progress in digital integrated electronics[C]//Electron Devices Meeting,1975 International.IEEE Xplore,2006:11-13.

[2]艾羅拉.用于VLSI模擬的小尺寸MOS器件模型[M].張興，李映雪，譯.北京：科學(xué)出版社,1999.AIROLA N.Small size MOS device model for VLSI simulation[M].ZHANG Xing,LI Yingxue,transl.Beijing:Science Press,1999.

[3]ZHANG L,WANG S,MA C,et al.Gate underlap design for short channel effects control in cylindrical gate-allaround MOSFETs based on an analytical model[J].Iete Technical Review,2012,29(1):29-35.

[4]SARKAR A,DE S,DEY A,et al.Analog and RF performance investigation of cylindrical surrounding-gate MOSFET with an analytical pseudo-2D model[J].Journal of Computational Electronics,2012,11(2):182-195.

[5]柯導(dǎo)明陳軍寧.數(shù)學(xué)物理方法[M].北京：機(jī)械工業(yè)出版社,2008:206-211.KE Daoming CHEN Junning.Mathematical and physical methods[M].Beijing:China Machine Press,2008:206-211.

[6]COLINGE J P.Multiple-gate SOI MOSFETs[J].Solid State Electronics,2004,48(6):897-905.

[7]CHENG H,UNO S,NUMATA T,et al.Analytic compact model of ballistic and quas-ballistic cylindrical gate-allaround metal-oxide-semiconductor field effect transistors including two subbands[J].Japanese Journal of Applied Physics,2013,52(4S):71-132.

[8]HE C,UNO S,NAKAZATO K.Analytic compact model of ballistic and quasi-ballistic transport for cylindrical gate-all-around MOSFET including drain-induced barrier lowering effect[M].Springer-Verlag New York,Inc.2015.