一種新穎的兼容邏輯的BCD技術(shù)

陳清

摘 要：隨著電源管理芯片市場(chǎng)越來越快的增長，越來越多的關(guān)注集中在如何提高芯片的輸出功率和效率。本文提供了一種新穎的制程技術(shù)，通過不同的溝槽深度來提供一種和邏輯完全兼容的制程，對(duì)于LDMOS的結(jié)構(gòu)，通過較淺的溝槽深度以達(dá)到降低LDMOS導(dǎo)通電阻來提升電源管理芯片的效率。同時(shí)還可以針對(duì)不同的電壓域應(yīng)用的需求，快速而靈活的開發(fā)出不同的器件來滿足不同的電壓應(yīng)用的需求。

關(guān)鍵詞：淺溝槽；橫向雙擴(kuò)散場(chǎng)效應(yīng)管；低導(dǎo)通電阻

中圖分類號(hào)：TP33 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1671-2064（2018）04-0031-01

1 引言

隨著電源管理芯片市場(chǎng)越來越快的增長，越來越多的關(guān)注集中在如何提高芯片的輸出功率和效率。因此，要求提供低導(dǎo)通電阻（Ron，sp）的LDMOS以降低的電源管理芯片的功率損耗，并且可以保持較小的芯片面積，以利于節(jié)省成本和散熱。對(duì)于傳統(tǒng)的LDMOS[1]，淺溝槽（STI）技術(shù)被應(yīng)用在漂移區(qū)域來提高高壓器件的耐壓能力。但是，由于傳統(tǒng)的淺溝槽由于深度較深，導(dǎo)通電流需要流經(jīng)器件溝道然后經(jīng)由整個(gè)淺溝槽以取得較高的電壓。因?yàn)檩^長的電流路徑，從而導(dǎo)致高壓器件會(huì)存在較大的導(dǎo)通電阻。而高的導(dǎo)通電阻會(huì)增加芯片的功率損耗，因此，傳統(tǒng)的高壓器件是很難在高耐壓的同時(shí)也具備較小的導(dǎo)通電阻。

本文提供了一種新穎淺溝槽的技術(shù)方法，溝槽的深度被優(yōu)化來縮短電流的路徑，從而得到較小的導(dǎo)通電阻。同時(shí)這個(gè)技術(shù)可以非常容易的提供完全的邏輯兼容的1.5/5v以及其他被動(dòng)和模擬的元件。

2 結(jié)構(gòu)和技術(shù)

傳統(tǒng)的LDMOS結(jié)構(gòu)在場(chǎng)板或者閘延伸的區(qū)域下方用一個(gè)氧化硅層，通常是LOCOS或者STI，來保持高耐壓。而這個(gè)氧化硅的深度將會(huì)由制程技術(shù)的本身來決定以兼容邏輯器件，因此傳統(tǒng)LDMOS的性能會(huì)被在漂移區(qū)的氧化層的深度所限制，從而使得這種結(jié)構(gòu)的LDMOS只有比較局限的方法對(duì)不同的高壓器件性能做優(yōu)化和提升。

本文闡述了一種引入一個(gè)簡(jiǎn)單的光罩層，來達(dá)到既可以提供完全兼容邏輯的制程，而又可以大幅度優(yōu)化LDMOS新穎的流程技術(shù)，即在邏輯區(qū)域提供和標(biāo)準(zhǔn)邏輯一樣的氧化層的深度，同時(shí)在高壓器件的漂移區(qū)提供較淺的氧化層的深度，以此來提供兼容的標(biāo)準(zhǔn)邏輯器件，同時(shí)又能大幅提升性能的LDMOS器件。

3 實(shí)驗(yàn)和結(jié)果

這個(gè)制程完全兼容標(biāo)準(zhǔn)的邏輯制程，簡(jiǎn)單的流程如下。首先曝光所有器件的淺溝槽區(qū)域并且刻蝕出淺溝槽（注：此時(shí)淺溝槽的深度比標(biāo)準(zhǔn)邏輯要淺的多，主要是為了降低LDMOS的導(dǎo)通電阻）。當(dāng)這個(gè)模塊完成之后，再引入一個(gè)簡(jiǎn)單的曝光工藝，此時(shí)LDMOS被完全覆蓋起來，而其他邏輯區(qū)域則完全打開，以繼續(xù)后續(xù)的刻蝕來保證淺溝槽的深度來兼容標(biāo)準(zhǔn)的邏輯制程。接下來就是氧化物的沉積和化學(xué)機(jī)械研磨來平坦化。這樣非常簡(jiǎn)單的整合就形成了降低LDMOS導(dǎo)通電阻的淺溝槽和兼容邏輯的溝槽隔離，接下來的制程步驟完全可以參照標(biāo)準(zhǔn)的流程來實(shí)現(xiàn)。

本文以目前比較流行的手機(jī)無線充電中的高壓器件為例，以其中的30v LDMOS，通過TCAD模擬來驗(yàn)證淺溝槽對(duì)于這些核心器件的性能的提升。TCAD模擬結(jié)果顯示當(dāng)淺溝槽從原先的4000A降低至1000A的時(shí)候，發(fā)現(xiàn)在淺溝槽底部的電場(chǎng)強(qiáng)度比之4000A時(shí)候的有些許的增加，但是這個(gè)是可以通過調(diào)整漂移區(qū)的參雜濃度容易來解決底部的電場(chǎng)過強(qiáng)的問題，從崩潰電壓上可以看出，如圖1所示，30v的器件的耐壓還是可以保持在超過1.3倍的操作電壓，即這些器件的性能對(duì)于耐壓的需求是可以被接受的。

同時(shí)表1也列出了基于不同的淺溝槽的深度的各種高壓器件的在線性工作區(qū)的電流（Idlin）和關(guān)斷狀態(tài)的耐壓（BVoff）比較 。通過比較可以很明顯的看到，把淺溝槽的深度從4000A降低到1000A時(shí)，由于電流路徑被大幅縮短，從而使得線性工作區(qū)的電流明顯增加，因此，新的結(jié)構(gòu)可以使得LDMOS的導(dǎo)通電阻（Ron）降低非常的明顯，并且器件的耐壓也沒有因?yàn)榇蠓慕档土藢?dǎo)通電阻而很明顯的衰退。

4 結(jié)語

本文提供了一種新穎的不同深度的淺溝槽技術(shù)，該技術(shù)不僅可以完全的兼容邏輯技術(shù)平臺(tái)，相對(duì)于傳統(tǒng)架構(gòu)的LDMOS，不僅可以大幅減小器件的尺寸，同時(shí)更能夠提供非常小的導(dǎo)通電阻來滿足設(shè)計(jì)的需求，TCAD模擬的結(jié)果非常好的驗(yàn)證了在保持高耐壓的同時(shí)提供非常小的導(dǎo)通電阻。同時(shí)還可以針對(duì)不同的電壓域應(yīng)用的需求，通過第一步溝槽深度的優(yōu)化以及靈活的組合，可以非?？焖偌坝行У膬?yōu)化溝槽的深度，快速而靈活的開發(fā)出不同的器件來滿足不同的電壓應(yīng)用的需求。

5 致謝

在文章的最后想對(duì)本文一直給予悉心指導(dǎo)和大力支持的蔡建祥表示感謝。

參考文獻(xiàn)

[1]Bin Wang，Hoc Nguyen etc...，”Effect of Layout Orientation on the performance and Reliability of High Voltage N-LDMOS in Standard Submicron Logic STI CMOS Process”，43rd Annual International Reliability Physics Symposium San Hose，pp.645-655，2005.