嵌入式BUCK變換器帶隙基準(zhǔn)源設(shè)計(jì)

北方工業(yè)大學(xué)電子信息工程學(xué)院 李宇昂 黃 雙 謝賢秋 徐 港 李義東

0 引言

隨著物聯(lián)網(wǎng)，人工智能，可穿戴式設(shè)備等產(chǎn)品的快速發(fā)展，作為其核心的數(shù)?；旌鲜郊呻娐芬?guī)模越來越大，性能要求越來越高。芯片內(nèi)部需要多種電源進(jìn)行供電，例如核心數(shù)字電路為了降低功耗需要工作在較低電壓，IO接口為了增加驅(qū)動(dòng)能力需要工作在較高電壓，而用于信號(hào)處理的模擬電路需要非常精確不隨環(huán)境變化的穩(wěn)定電壓。傳統(tǒng)的做法是由外部的多個(gè)專用電源芯片進(jìn)行供電，這就造成電路系統(tǒng)復(fù)雜，體積大，可靠性低。越來越多的廠家將這些外圍電源變換芯片嵌入到系統(tǒng)芯片內(nèi)部，外部采用單一電源供電，如圖1所示。數(shù)字電路部分功耗大精度要求低，采用BUCK降壓式變換器供電，模擬電路部分電壓精度要求高，采用低壓差線性穩(wěn)壓器LDO供電，這兩部分都需要不隨溫度和電壓變化的基準(zhǔn)電壓，一般采用帶隙基準(zhǔn)電壓電路。

作為嵌入式BUCK變換器的核心模塊，基準(zhǔn)電壓電路與傳統(tǒng)的設(shè)計(jì)方法有所不同。因?yàn)槭菙?shù)?；旌想娐?，因此可以采用一些數(shù)字方式進(jìn)行電路設(shè)計(jì)，本文采用數(shù)字?jǐn)夭ê蛿?shù)字校準(zhǔn)技術(shù)，簡化了電路結(jié)構(gòu)，提高的電路性能。

1 斬波式帶隙基準(zhǔn)電路設(shè)計(jì)

在傳統(tǒng)的帶隙基準(zhǔn)電路中，工藝偏差會(huì)使輸出電壓有很大的離散性一般采用斬波調(diào)制技術(shù)消除晶體管不匹配引起的失調(diào)電壓，提高輸出電壓精度[1]。這對(duì)于數(shù)?；旌霞呻娐穪碚f，要得到斬波技術(shù)所需要的時(shí)鐘信號(hào)是十分方便的，不需額外電路。

圖1 數(shù)?；旌霞呻娐冯娫聪到y(tǒng)結(jié)構(gòu)圖

帶隙基準(zhǔn)電壓有很多種形式[2]，傳統(tǒng)的帶隙基準(zhǔn)電壓1.2V左右，對(duì)于供電電壓越來越低的現(xiàn)代超大規(guī)模集成電路芯片來說這個(gè)電壓有些偏大，本文采用低壓帶隙基準(zhǔn)電路結(jié)構(gòu)[3]，如圖2所示。其中CLK為數(shù)字時(shí)鐘信號(hào)，電阻R4和MOS電容M4組成濾波器，減小斬波調(diào)制形成的紋波。CLK信號(hào)頻率越大，輸出電壓紋波越小，但太高的速度會(huì)增加功耗，電路也越復(fù)雜，一般幾百kHz左右即可。這個(gè)電路的另外一個(gè)好處是可以通過改變R3電阻的大小調(diào)節(jié)輸出電壓，而不影響溫度特性。

圖2 低壓帶隙基準(zhǔn)電路結(jié)構(gòu)圖

圖3 斬波式運(yùn)放電路圖

電路中的運(yùn)放采用斬波式運(yùn)放，由斬波開關(guān)和二級(jí)運(yùn)放組成，電路如圖3所示。

2 數(shù)字修調(diào)技術(shù)

雖然采用斬波技術(shù)可以減小輸出電壓的離散性，但工藝偏差不能完全避免。為了得到更加精確的輸出電壓，一般在設(shè)計(jì)時(shí)需要添加熔絲和額外的引腳，在中測(cè)時(shí)根據(jù)測(cè)試結(jié)果通過這些額外的引腳對(duì)熔絲進(jìn)行熔斷處理，從而改變電路中電阻的大小，改變輸出電壓，這種技術(shù)稱為修調(diào)（Trimming）[4][5]。這種技術(shù)無法消除電路失配的影響，并且會(huì)增加芯片的面積，成本也很高。對(duì)于數(shù)?；旌想娐罚捎脭?shù)字修調(diào)技術(shù)，更加靈活，占用面積更小，精度更高。

將圖2中的R3用圖4所代替，其中MX81為八選一開關(guān)，根據(jù)控制信號(hào)S0S1S2選擇不同的電壓輸出。可以在整個(gè)芯片封裝完成后根據(jù)測(cè)試結(jié)果決定控制信號(hào)的值，存入芯片內(nèi)部的存儲(chǔ)器中，或者根據(jù)需要在應(yīng)用時(shí)改變控制信號(hào)，對(duì)輸出電壓進(jìn)行微調(diào)。

圖4 數(shù)字修調(diào)結(jié)構(gòu)

3 電路仿真結(jié)果

采用SMIC0.13μm CMOS工藝對(duì)圖2的電路進(jìn)行設(shè)計(jì)仿真，并對(duì)非斬波結(jié)構(gòu)和斬波結(jié)構(gòu)進(jìn)行對(duì)比。為了驗(yàn)證工藝偏差和失配對(duì)電路性能的影響，采用蒙特·卡羅（Monte Carlo）仿真分析，仿真次數(shù)100次，結(jié)果如圖5所示。從結(jié)果看出，未使用斬波技術(shù)時(shí)基準(zhǔn)電壓平均值（mu）為507.931mV，標(biāo)準(zhǔn)差（sd）為22.7405mV，在使用斬波技術(shù)后基準(zhǔn)電壓平均值為508.777mV，標(biāo)準(zhǔn)差為2.05923mV，精度有極大的提升。

表1為數(shù)字修調(diào)電路仿真結(jié)果，可以看出，通過數(shù)字修調(diào)，可以使輸出電壓覆蓋由于工藝偏差和失配造成的離散，從而達(dá)到精確控制輸出電壓的目的。

表1 數(shù)字修調(diào)仿真結(jié)果

圖5 帶隙基準(zhǔn)電路Monte Carlo仿真結(jié)果

4 結(jié)論

本文基于SMIC0.13μm CMOS工藝設(shè)計(jì)了一種用于嵌入式BUCK轉(zhuǎn)換器的帶隙基準(zhǔn)電路，采用斬波調(diào)制和數(shù)字修調(diào)技術(shù)消除工藝偏差及失配造成的影響，經(jīng)過仿真對(duì)比，輸出電壓精度提高了近10倍。該電路用于于數(shù)模混合的集成電路，結(jié)構(gòu)簡單、精度較高、可控性好。

[1]劉家楠,黃魯.一種采用斬波調(diào)制技術(shù)的高精度帶隙基準(zhǔn)源[J].微電子學(xué)與計(jì)算機(jī),2016,33(12):161-164.

[2]林一超,張曉波,陳小鷗,等.同步降壓式轉(zhuǎn)換器芯片帶隙基準(zhǔn)源的設(shè)計(jì)[J].電子世界,2014(17):143-144.

[3]WillyM.C.Sansen.模擬集成電路設(shè)計(jì)精粹[M].清華大學(xué)出版社,2008.

[4]王文建.一種高精度低溫度系數(shù)帶隙基準(zhǔn)源[J].電子器件,2017,40(5).

[5]曹金英,伊力哈木,鄒世凱,等.基準(zhǔn)參考源的設(shè)計(jì)[J].電子世界,2012(1):103-104.