一種高電源抑制比無片外電容LDO設(shè)計(jì)

張偉，袁圣越，田彤

（中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所，上海200050）

隨著集成電路制造工藝水平的迅猛發(fā)展，不同的功能模塊，比如數(shù)字，模擬，射頻電路集成在一塊芯片上。然而電源噪聲會(huì)大大削弱對(duì)噪聲敏感的電路模塊的性能，如改變VCO輸出信號(hào)的頻率和相位，所以必須通過電源管理模塊對(duì)外部電源進(jìn)行處理，得到模塊所需性能標(biāo)準(zhǔn)的電壓[1-3]。

低壓差線性穩(wěn)壓器（Low Drop-Out Regulator，LDO）是電源管理中的重要模塊，電源抑制比（Power Supply Rejection，PSR）決定了其對(duì)電源噪聲的抑制能力[4]，由于傳統(tǒng)LDO的PSR較低，且需要外接大電容來提高電路的穩(wěn)定性，不利于集成，所以，高性能LDO相繼被提出[5-11]。文獻(xiàn)[5]和[6]分別提出一種無片外電容LDO，但電源抑制比較低，不能滿足對(duì)噪聲敏感的射頻模塊的需求，文獻(xiàn)[9]提出了一種利用兩個(gè)低通濾波器提高PSR的LDO，但面積較大，不利于片上集成。

文中采用UMC 65 nm RF CMOS工藝，引入PSR增強(qiáng)電路，設(shè)計(jì)了一種用于射頻芯片供電的，可片上集成的，高電源抑制比的無片外電容LDO。

1 LDO的PSR分析

傳統(tǒng)LDO基本結(jié)構(gòu)如圖1所示，主要包括誤差放大器（EA），電阻反饋網(wǎng)絡(luò)（R1，R2），功率調(diào)整管MP。

圖1 傳統(tǒng)LDO電源噪聲到輸出路徑

電源噪聲主要通過4條路徑傳送到輸出端[11-12]。路徑一是通過帶隙基準(zhǔn)電路，誤差放大器和調(diào)整管傳送到輸出端，此通路的傳輸函數(shù)和帶隙基準(zhǔn)的電源抑制比PSRbg相關(guān)。路徑二是通過誤差放大器，調(diào)整管傳送到輸出端，此通路的傳輸函數(shù)和誤差放大器的電源抑制比（Power Supply Rejection Ratio，PSRR）PSRRe相關(guān)，路徑一和二的傳輸函數(shù)為式（2）。路徑三是通過調(diào)整管MP的柵源寄生電容Cgs和調(diào)整管，將電源噪聲轉(zhuǎn)化為輸出電流，從而影響輸出電壓。路徑四是通過調(diào)整管有限的源漏電阻rds和漏源電容Cds傳送到輸出端，路徑三和四的傳輸函數(shù)如式（3）所示。

其中，Ae和ωe分別是誤差放大器的低頻增益和輸出極點(diǎn)，gm和rds分別是功率調(diào)整管的跨導(dǎo)和溝道電阻，R1和R2是反饋電阻，ZL（s）是輸出端等效負(fù)載阻抗，He（s）是LDO的開環(huán)增益，β（=R2/（R1+R2））是反饋系數(shù)。

由（2）和（3）式可得低頻段和高頻段的總的傳輸函數(shù)可分別近似為：

低頻情況下，由于誤差放大器的增益Ae較大，式（4）的最后一項(xiàng)較小，即電源噪聲通過路徑三和四傳送到輸出端的噪聲較小，主要是路徑一和二限制了LDO的PSR，即由PSRbg和PSRRe決定，并被反饋電阻網(wǎng)絡(luò)放大（1+R1/R2）倍，增大PSRbg和PSRRe即可提高低頻段LDO的PSR。

中高頻情況下，由于運(yùn)算放大器有限的輸出極點(diǎn)，通路一和二對(duì)PSR的影響相對(duì)較小，故主要是通路三和四限制了中高頻情況下LDO的PSR?？赏ㄟ^減小路徑三和四對(duì)輸出的影響，從而提高中高頻情況下的PSR。

由于Cgs的存在，調(diào)整管MP的柵端電壓受電源噪聲的影響，若調(diào)整管的柵源電壓差變化ΔVgs，則輸出電壓變化為：

如果可以使ΔVgs=0，即調(diào)整管的柵源電壓差不受電源噪聲的影響，則可消除電源噪聲通過路徑三對(duì)輸出的影響，提高LDO的PSR。

2 本文提出的LDO

2.1 LDO原理框圖

本文提出的LDO框圖如圖2所示，去掉了傳統(tǒng)LDO中反饋電阻R1和R2，LDO的輸出直接反饋回誤差放大器的輸入端。在誤差放大器和調(diào)整管之間引入了PSR增強(qiáng)電路，采用RC補(bǔ)償網(wǎng)絡(luò)保證電路穩(wěn)定性，在反饋回路引入低通濾波器。

圖2 本文提出的LDO框圖

2.2 PSR增強(qiáng)電路

如圖3所示，虛線左側(cè)為PSR增強(qiáng)電路，虛線右側(cè)為L(zhǎng)DO輸出級(jí)，去掉了傳統(tǒng)LDO結(jié)構(gòu)中的反饋電阻R1和R2，LDO的輸出直接反饋回誤差放大器的輸入端。

圖3 PSR增強(qiáng)電路

M5的柵端和源端接地，產(chǎn)生極小的泄漏電流，使M4的柵端電壓和源端電壓幾乎相等，則M3的柵端電壓和源端電壓也幾乎相等，令M4的寬長(zhǎng)比比M3大的多，此時(shí)M3的源漏端等效為一個(gè)GΩ級(jí)的電阻，與電容C構(gòu)成截止頻率極低的低通濾波器，如圖3中等效電路所示。在10 Hz附近，M2柵端電壓的大部分噪聲被濾除，使其柵端交流小信號(hào)等效接地。此種方法構(gòu)成的低通濾波器，不僅濾波效果很好，而且降低了對(duì)電容C值的需求，減小了片上電容和電阻所需的版圖面積，適合片上集成。

對(duì)于電源噪聲Vdd，管子M2相當(dāng)于一個(gè)共柵極放大器，則電源噪聲Vdd傳遞到M2的漏端的小信號(hào)為：

其中，gm1和gm2分別為M1和M2的跨導(dǎo)。

本文提出的LDO中，誤差放大器采用的是NMOS管輸入的折疊共源共柵結(jié)構(gòu)的差分放大器，根據(jù)文獻(xiàn)[13]的分析可知，該結(jié)構(gòu)對(duì)電源噪聲有一定的屏蔽作用，使誤差放大器的輸出端幾乎不受電源噪聲的影響。故運(yùn)放輸出端，即M1的柵端不受電源噪聲的影響，即電源噪聲不會(huì)通過源跟隨器M1傳送到調(diào)整管的柵端。

輸出端的噪聲通過反饋回路，誤差放大器，M1傳至調(diào)整管的柵端，從而進(jìn)一步穩(wěn)定輸出電壓。綜上可得加入PSR增強(qiáng)電路結(jié)構(gòu)后，路徑三和四的傳輸函數(shù)為：

根據(jù)第一節(jié)的分析，可推得無PSR增強(qiáng)電路和反饋電阻結(jié)構(gòu)的LDO中，路徑三和四的傳輸函數(shù)如下：

比較式（8）和式（9）可知，PSR增強(qiáng)電路的引入使LDO的PSR顯著提高。由式（8）可知，若分子為零，即1+gmrds（1-gm1/gm2）=0，即gm2=（1+1/gmrds）gm1時(shí)，路徑三和路徑四的傳輸函數(shù)為零，即可得理想情況下無限大的PSR，故適當(dāng)調(diào)整管子M1和M2的大小，使gm1和gm2接近上述關(guān)系，可以進(jìn)一步優(yōu)化LDO的PSR。

圖4 本文提出的LDO電路圖

2.3 LDO電路分析

本文提出的LDO具體電路如圖4所示，包括偏置級(jí)，誤差放大器，PSR增強(qiáng)電路，輸出級(jí)，串聯(lián)電阻電容補(bǔ)償網(wǎng)絡(luò)，反饋回路上的低通濾波器幾個(gè)部分。

在誤差放大器的輸出端和功率調(diào)整管MP的漏端之間引入串聯(lián)的電阻R1和電容C1構(gòu)成的補(bǔ)償電路，保證了系統(tǒng)的穩(wěn)定性。

誤差放大器為折疊共源共柵結(jié)構(gòu)，可以提供較大增益，并且只引入一個(gè)極點(diǎn)，從而降低對(duì)補(bǔ)償電路的要求。適當(dāng)增大M8，M9，M17，M18的過驅(qū)動(dòng)電壓，可以有效降低誤差放大器的等效輸入噪聲。去掉反饋電阻R1和R2，即消除了反饋電阻的熱噪聲，從而進(jìn)一步降低了LDO的輸出噪聲。

LDO的輸出至誤差放大器的反饋回路加入了由R2和C2構(gòu)成的低通濾波器，有效降低了由于輸出端接不同負(fù)載以及后級(jí)震蕩對(duì)LDO反饋回路的影響，其電容C2可以在版圖面積允許的范圍下，大量鋪設(shè)，保證反饋回路的信號(hào)穩(wěn)定。

3 仿真結(jié)果

基于UMC 65nm RF CMOS工藝，采用Cadence Spectre RF工具對(duì)本文提出的LDO進(jìn)行仿真。電源電壓為1.8 V，輸出電壓為1.2 V，負(fù)載電流為30 mA。

環(huán)路交流小信號(hào)特性仿真結(jié)果如圖5所示，相位裕度為86.8°，增益裕度為33.4 dB，表明系統(tǒng)處于穩(wěn)定狀態(tài)。

圖5 開環(huán)增益和相位頻率響應(yīng)仿真

改進(jìn)前后LDO的PSR仿真結(jié)果對(duì)比如圖6所示，其中虛線為沒有PSR增強(qiáng)電路的LDO的PSR仿真結(jié)果，實(shí)線為加入PSR增強(qiáng)電路的LDO的PSR曲線?？梢钥闯觯疚奶岢龅腖DO在10 kHz處，PSR為-95.2 dB，100 kHz處，PSR為-84.4 dB，在1 MHz處為-50.6 dB，相比無PSR增強(qiáng)電路的LDO，PSR分別提高了15 dB，40 dB和30 dB。

圖6 有無PSR增強(qiáng)電路的LDO的PSR仿真

LDO的輸出噪聲曲線如圖7所示，在100 kHz處的頻點(diǎn)噪聲為8.3 nV/√Hz，1 MHz處的頻點(diǎn)噪聲為6.9 nV/√Hz，結(jié)果表明該LDO具有較低的輸出噪聲，可以滿足對(duì)噪聲敏感的射頻電路的需求。

圖7 輸出噪聲仿真

表1為本文設(shè)計(jì)的LDO與已發(fā)表文獻(xiàn)中LDO的性能比較，由表可知本文LDO在具有較高PSR的同時(shí)，輸出噪聲很低，適合為射頻芯片供電，且芯片面積較小，無片外電容，有利于片上集成。

表1 LDO性能的總結(jié)與比較

4 結(jié) 論

文中提出了一種帶PSR增強(qiáng)電路的LDO，在1 MHz處，PSRR為-50.6 dB，輸出噪聲為6.9 nV/√Hz，相比無PSR增強(qiáng)電路的LDO，PSR提高了30 dB，可廣泛用于對(duì)電源抑制比要求較高的射頻電路中。并引入串聯(lián)RC補(bǔ)償網(wǎng)絡(luò)，保證了電路的穩(wěn)定性，除去了片外補(bǔ)償電容，易于片上集成。相比現(xiàn)有文獻(xiàn)中LDO的性能，本設(shè)計(jì)PSR相對(duì)較高，且芯片面積和輸出噪聲很小。

參考文獻(xiàn)：

[1]Zhan C，Ki W H.An output-capacitor-free adaptively biased low-dropout regulator with subthreshold undershoot- reduction for SoC[C]//Circuits and Systems（ISCAS），2011 IEEE International Symposium on.IEEE，2011:45-48.

[2]王建偉，張啟帆，張先仁，等.一種用于VCO供電的低噪聲LDO[J].微電子學(xué)，2015（5）:602-606.

[3]With Full-Spectrum Power Supply Rejection[J].Circuits& SystemsIRegularPapersIEEE Transactions on，2015，62（3）:1-10.

[4]Gabriel A R.LDO模擬集成電路設(shè)計(jì)[M].譚旻等，譯.北京：科學(xué)出版社，2011.

[5]Luo H，Siek L.An output-capacitor-less lowdropout voltage regulator with high power supply rejection ratio and fast load transient response using boosted-input-transconductance structure[C]//EDSSC 2015，Conference on Electron Devices and Solid-State Circuits，2015.

[6]Chong S S，Chan P K.A 0.9-uA quiescent current output-capacitorless LDO regulator with adaptive power transistors in 65-nm CMOS[J].Circuits&Systems I Regular Papers IEEE Transactions on，2013，60（4）:1072-1081.

[7]溫曉珂，談熙，閔昊.用于射頻SOC芯片的低噪聲高電源抑制比LDO[J].固體電子學(xué)研究與進(jìn)展，2011，31（3）:274-279.

[8]Ho E N Y，Mok P K T.Wide-Loading-Range fully integratedLDRwithaPower-Supplyrippleinjection filter[J].Circuits&Systems II Express Briefs IEEE Transactions on，2012，59（6）:356-360.

[9]Guo J，Leung K N.A 25mA CMOS LDO with-85dB PSRR at 2.5MHz[C]//Solid-State Circuits Conference.2013:381-384.

[10]王磊，楊云，許志斌，等.一種高電源噪聲抑制比的LDO設(shè)計(jì)[J].微電子學(xué)，2015（5）:590-593.

[11]EL-NOZAHI M，Amer A，Torres J，et al.High PSR low drop-out regulator with feed-forward ripple cancellation technique[J].IEEE J Sol StaCirc，2010，45（3）:565-577.

[12]Park C J，Onabajo M.SILVA-Martinez J.External capacitor-less low drop-out regulator with 25dB superior power supply rejection in the 0.4-4MHz range[J].IEEE J Sol StaCirc，2014，49（2）:486-501.

[13]Gupta V，Rincon-Mora G A，Raha P.Analysis and design ofmonolithic，high PSR，linear regulators for SoC applications[C]// SOC Conference，2004.Proceedings.IEEE

[14陰亞東，閻躍鵬.一種低噪聲高電源抑制比CMOS低壓差線性穩(wěn)壓器[J].固體電子學(xué)研究與進(jìn)展，2013，33（6）:571-577.

[15]Yang B，Drost B，Rao S，et al.A high-PSR LDO using a feedforward supply-noise cancellation technique[C]//Custom Integrated Circuits Conference.2011:1-4.

[16]Khadiri K E，Qjidaa H.A low noise，high PSR low-dropout regulator for low-cost portable electronics[C]//ComputerSystems and Applications（AICCSA）.NY，USA:IEEE，2013:1-5.