一種拋物線型內(nèi)插濾波器的FPGA實現(xiàn)

李玉峰，鄧 軍,曹 博，李潔潔

(1.唐山市交通運輸局交通信息管理中心，河北 唐山 063000；2.西安電子科技大學(xué) 電子工程學(xué)院，陜西 西安710071)

0 引言

內(nèi)插濾波是全數(shù)字接收機中的一個特殊問題，用于實現(xiàn)碼元同步[1-3]。在全數(shù)字接收機中，信號在最佳采樣點的值不能通過直接采樣得到，而是通過定時誤差估值控制內(nèi)插濾波器對采樣得到的信號樣本值進行插值運算，從而得到信號在最佳采樣時刻的近似值。因此內(nèi)插處理器的性能直接影響全數(shù)字接收機的性能，設(shè)計性能良好的內(nèi)插濾波器是全數(shù)字接收機的關(guān)鍵。

內(nèi)插濾波算法是一種數(shù)字信號處理方法，其實現(xiàn)方法有2種：軟件方法和硬件方法。軟件實現(xiàn)的內(nèi)插濾波算法，雖然其可移植性好，開發(fā)周期短，但運行速度慢。硬件實現(xiàn)方法雖然在靈活性和移植性方面不及軟件方法，但其處理速度快，在某些應(yīng)用中可能降低功耗。本文將一種分段拋物線插值濾波算法映射到FPGA中，用以取代傳統(tǒng)的DSP實現(xiàn)方法。通過仿真并在FPGA上實現(xiàn)，得到基于改進的Farrow結(jié)構(gòu)在頻率響應(yīng)及誤碼率性能上接近原結(jié)構(gòu)，且與原結(jié)構(gòu)相比，有著更快的運行速度和更低的功耗。

1 內(nèi)插濾波器原理

符號時鐘同步技術(shù)是傳統(tǒng)數(shù)字通信系統(tǒng)接收機中最核心的技術(shù)之一。若噪聲環(huán)境為加性高斯白噪聲，那么相關(guān)解調(diào)器和匹配濾波器抽樣判決時刻都必須在t=T時刻，超前或者滯后都會增大誤碼率。和A/D轉(zhuǎn)換中進行的取樣不同，這里取樣是為了對符號進行判決取樣。

為了分析內(nèi)插濾波原理，F(xiàn)loyd M.Garnder給出了插值濾波器速率轉(zhuǎn)換模型[1-2]，如圖1所示。

圖1 內(nèi)插濾波器速率轉(zhuǎn)換模型

圖1中，T為調(diào)制信號的符號周期；Ts為接收機采樣周期；x(mTs)為輸入信號采樣值；y(kTi)為輸出信號抽樣值；Ti=T/k，k是一個小整數(shù)，與時鐘恢復(fù)算法無關(guān)，一般取2或4。

信號經(jīng)D/A變換和模擬濾波器hI(t)后，輸出信號為：

(1)

在時刻t=(kTi)重采樣y(t)，則內(nèi)插后的輸出值為：

(2)

只要知道下面3個條件，完全可以用數(shù)字化方法得到正確的內(nèi)插值。① 輸入的采樣序列x(mTs)；② 模擬濾波器的單位脈沖響應(yīng)hI(t)；③ 輸入的采樣時間Ts和輸出的采樣時間Ti。

在這3個條件中，輸出的采樣時間Ti是未知的，經(jīng)過變換后，可以用采樣時鐘來表示內(nèi)插值，如式(3)所示。

(3)

其中,基本指針mk為：

(4)

分?jǐn)?shù)間隔μk為：

(5)

定義濾波器指針i為：

(6)

則式(2)可寫為：

y(kTi)=y[(mk+μk)Ts]=

(7)

式(7)為數(shù)字內(nèi)插濾波器的基本方程。可以看出，經(jīng)過簡單的變換后，這里的Ti完全用Ts來表示。

要恢復(fù)原信號，如果使用理想狀態(tài)下的插值濾波器，即理論上要獲得濾波器過去的輸出值，在非因果的結(jié)構(gòu)中不能實現(xiàn)，但實際中沒必要去恢復(fù)原信號在任何時刻的值，只需要解調(diào)器能夠正確地進行判決，這樣就會比較簡單。

在數(shù)字信號處理中學(xué)習(xí)過信號的采樣定理。內(nèi)插濾波器在采樣時會產(chǎn)生周期性的鏡像頻譜，周期采樣之后，經(jīng)過內(nèi)插濾波，實際上等同于采樣后經(jīng)過D/A變換器輸出的信號通過低通濾波之后再進行一次采樣。所以，插值濾波器應(yīng)當(dāng)讓有用的信號頻譜都通過，并且要阻止其他的鏡像頻譜，否則會產(chǎn)生頻譜混疊。內(nèi)插函數(shù)需要對鏡像進行抑制，所以，其決定了插值濾波器的特性，是設(shè)計的關(guān)鍵問題之一。

2 分段拋物線型拉格朗日內(nèi)插濾波器的設(shè)計

考慮插值濾波器的物理可實現(xiàn)性，選擇濾波器的參數(shù)時應(yīng)遵循如下原則：① 參與插值運算的采樣點數(shù)應(yīng)是偶數(shù)，這樣才能使濾波器具有線性相位；② 一定要用內(nèi)插而不是外插，即插值點在輸入的信號樣本點之間，這樣就能避免插值過程中的延時干擾。

實際采用的多項式內(nèi)插濾波器基于拉格朗日插值公式，分為線性拉插值濾波器、分段拋物線插值濾波器和日立方插值濾波器[4，9-10]。總體來講，多項式結(jié)構(gòu)插值濾波器的性能比簡單的線性插值濾波器的性能要好，因為它有多個采樣點來參與運算，精確性就有了保證。本文主要討論分段拋物線型拉格朗日插值濾波器。

由于內(nèi)插估值點μK隨時間變化，所以內(nèi)插濾波器的沖擊響應(yīng)也是隨時間變化的，因此，數(shù)字內(nèi)插濾波器是一種時變線性濾波器，它符合時變線性濾波器的所有特性。

內(nèi)插濾波器可以用不同的結(jié)構(gòu)實現(xiàn)，但實現(xiàn)的復(fù)雜性不同，因此內(nèi)插濾波器的結(jié)構(gòu)也是內(nèi)插濾波器設(shè)計的一個關(guān)鍵環(huán)節(jié)。

內(nèi)插濾波器可以用多相結(jié)構(gòu)實現(xiàn)，即用一個濾波器組實現(xiàn)，其中每個濾波器都是線性時不變的。這種實現(xiàn)方法帶來的問題是，在所有濾波器組成的多相結(jié)構(gòu)中，由于要對內(nèi)插估值點μK做量化，每個內(nèi)插估值點的量化都對應(yīng)著一個線性時不變?yōu)V波器，這樣結(jié)構(gòu)的復(fù)雜度就非常高。

內(nèi)插濾波器也可使用系數(shù)實時計算式橫向結(jié)構(gòu)實現(xiàn)，它通過一個單一的橫向濾波器來計算內(nèi)插的估計值，這種結(jié)構(gòu)的復(fù)雜度取決于橫向濾波器的級數(shù)和函數(shù)計算的復(fù)雜度，一般適用于低速及hI(t)比較簡單的場合，如線性內(nèi)插函數(shù)。

Farrow結(jié)構(gòu)是一種易于硬件實現(xiàn)內(nèi)插濾波器的完全計算式嵌套結(jié)構(gòu)，但只有多項式內(nèi)插函數(shù)可以用Farrow結(jié)構(gòu)實現(xiàn)。

對拉格朗日多項式內(nèi)插濾波器，有

(8)

信號通過內(nèi)插濾波后的輸出為：

(9)

由式(9)可以看出，在Farrow結(jié)構(gòu)中，計算內(nèi)插值時需要用到的變量只有內(nèi)插估值點μk，而不需要中間的濾波器系數(shù)，所以實現(xiàn)起來非常簡單。

分段拋物線插值濾波器Farrow結(jié)構(gòu)的實現(xiàn)系數(shù)如表1所示，實現(xiàn)框圖如圖2所示。

表1 分段拋物線插值濾波器Farrow結(jié)構(gòu)實現(xiàn)系數(shù)bl(i)

il012-20-ββ-10β+1-β01β-1-β00-ββ

圖2 分段拋物線插值濾波算法Farrow結(jié)構(gòu)實現(xiàn)框圖(β=0.5)

3 仿真結(jié)果分析

以2倍符號速率對4QAM基帶信號進行采樣，對Farrow結(jié)構(gòu)實現(xiàn)的分段拋物線內(nèi)插濾波算法，分別用TMS320C6678 DSP處理板以軟件方式和用XC7A100T FPGA處理板以硬件方式進行仿真和實現(xiàn)，插值濾波器輸出信號星座如圖3和圖4所示。

圖3 DSP軟件方式實現(xiàn)的內(nèi)插濾波輸出信號星座圖

圖4 FPGA硬件方式實現(xiàn)的內(nèi)插濾波輸出信號星座圖

在FPGA上的測試波形如圖5所示?？梢姡斎氲牟蓸有盘杧為8位數(shù)據(jù)，內(nèi)插輸出數(shù)據(jù)y在延遲后且插值間隔為1的情況下，與x保持一致，驗證了設(shè)計的正確性。DSP處理板的功耗為15 W，F(xiàn)PGA處理板的功耗為5 W。

圖5 Farrow結(jié)構(gòu)的分段拋物線內(nèi)插濾波器仿真波形

4 結(jié)束語

本文對內(nèi)插濾波器的原理和用Farrow結(jié)構(gòu)實現(xiàn)的分段拋物線內(nèi)插濾波器算法進行了分析，分別用TMS320C6678 DSP處理板以軟件方式和用XC7A100T FPGA處理板以硬件方式進行了仿真和實現(xiàn)，驗證了設(shè)計的正確性，DSP處理板的功耗為15 W，F(xiàn)PGA處理板的功耗為5 W。

[1] 張公禮.全數(shù)字接收機理論與技術(shù)[M]，北京：科學(xué)出版社，2005.

[2] GARDNER F M.Interpolation in Digital Modems-Part-I：Fundamental[J].IEEE Trans.on Comm.，1993，41(3)，502-508.

[3] ERUP L，GARDNER F M，HARRIS R A.Interpolation in Digital Modems-Part-II：Implementation and Perf ormance[J].IEEE Trans.on Comm.，1993，41(6)：998-1008.

[4] 鄧軍，楊銀堂.全數(shù)字接收機中一種基于并行流水線與快速FIR算法的插值濾波器結(jié)構(gòu)及其實現(xiàn)[J].電子與信息學(xué)報，2010，32(9)：2089-2094.

[5] Chien-Cheng TSENG，Lee Su-Ling.Design of Fractional Delay Filter Using Discrete Fourier Transform Interpolation Method[J].Signal Processing，2010，90(4)：1313-1322.

[6] SHYU J J，PEI S C，HUANG Y D.Two-dimensional Farrow Structure and the Design of Variable Fractional-delay 2-D FIR Digital Filters[J].IEEE Transactions on Circuits and Systems I：Regular Papers，2009，56(2)：395-404.

[7] 胡明睿，陳長興，馮曉玉.衛(wèi)星發(fā)射與地面接收信號位同步算法仿真研究[J].計算機仿真，2016，33 (9)：127-131.

[8] DENG T B.Hybrid Structures for Low-complexity Variable Fractional-delay FIR Filters[J].IEEE Transactions on Circuits and Systems I：Regular Papers，2010，57(4)：897-910.

[9] 張華沖，王曉亞.全數(shù)字QAM解調(diào)器的設(shè)計與FPGA實現(xiàn)[J].無線電工程，2010,40(6)：27-30.

[10] 苗放.面向數(shù)據(jù)的軟件體系結(jié)構(gòu)初步探討[J].計算機科學(xué)與探索，2016，10(10)：1351-1364.