郭昌宏,李習周,李琦,楊文杰
(天水華天科技股份有限公司,甘肅天水741000)
隨著集成電路產(chǎn)業(yè)的快速發(fā)展,集成電路測試在產(chǎn)業(yè)鏈中的作用越來越大。專業(yè)化的集成電路測試是集成電路產(chǎn)業(yè)中一個重要組成部分,從產(chǎn)品設計開始至完成加工全過程,提供給客戶的產(chǎn)品是否合格就是通過測試鑒別完成。因此,集成電路測試是保證集成電路性能、質(zhì)量的關鍵手段之一。
測試的主要目的就是將所有產(chǎn)品中不符合設計技術規(guī)范的產(chǎn)品剔除,保證器件能完全實現(xiàn)設計規(guī)格書所規(guī)定的功能及性能指標。
當Die(芯片)完成封裝后,還需要經(jīng)過FT(Final Test)測試,這種封裝后的測試需要將一個個獨立的電路通過機械手將電路的管腳和負載板相連,從而在測試機和封裝內(nèi)的Die之間形成完整的電路。電路測試的項目有直流參數(shù)測試、功能測試和交流/時間參數(shù)測試三種,分別是對IC的基本直流參數(shù)、實際使用功能、輸出信號的開關特性,以及時間參數(shù)的測試。
測試不僅僅是把參數(shù)測出來、測準確,還要用時越短越好。減少測試時間是提高生產(chǎn)效率,降低測試成本的重要途徑。
2.1.1 測試源能力最小化
以SPU100和APU12的單個源為例,SPU100電壓和電流能力最高為100 V和2 A,APU12電壓和電流能力最高為30 V和200 mA。如果用SPU100從Off狀態(tài)到給FV/FI,不考慮本身需要的穩(wěn)定時間,只考慮測試機的設置時間大約為2.48 ms,而APU12從Off狀態(tài)到FV/FI的設置時間大約為1.3 ms。SPU100從FV/FI到Off,設置需要大約1 ms,而APU12從FV/FI到Off僅需要大約0.6 ms。很明顯,APU12用時更短,究其原因能力強的源內(nèi)部的Relay本身能夠承載很大電壓、電流,相對而言它們的Relay close/open(繼電器關/開)需要更多的穩(wěn)定時間。所以當2種源同時滿足需求時,選擇能力較小的以節(jié)省測試時間。SPU100和APU12分別如圖1、2所示。
2.1.2 測試項的順序
Setup差不多的測試項可以放在一起測試,從而減少重復Setup。例如,一般將Open-short作為測試的第一項,原因是:
圖1 SPU100測試板卡圖
圖2 APU12測試版卡圖
(1)測試之前,首先要保證測試機和DUT(Device under test)的硬件連接是否完好,由于每個引腳都會測試O/S,所以通過此項參數(shù)的測試,基本可以看出硬件連接是否有問題,此項參數(shù)因此也稱為通斷測試。
(2)可以迅速檢驗出IC是否失效,而不必浪費大量的測試時間在其他測試項上。
在測試完O/S后,通常將ICC作為第二項參數(shù)測試,以檢驗IC的靜態(tài)電流或工作電流是否正常,如果IC有關斷功能的,可以考慮在ICC之前進行測試。后面可以再安排一些直流參數(shù)的測試,第三項為功能測試,最后為關鍵性能測試,這樣安排測試順序可以節(jié)省大量的測試時間,因為在IC的量產(chǎn)測試中,測試機一般會設置成Fail stop模式,也就是其中一項參數(shù)失效后后面的參數(shù)就不再繼續(xù)測試,而前面的測試參數(shù)比較簡單,測試時間也比較短,后面的參數(shù)復雜,而且時間長,如此可節(jié)省很多時間。
2.1.3 選擇對的相關硬件和電路
測試硬件和電路對測試有著重大影響。如果沒有Relay斷開VIN或VOUT的相關電容,可能在測試O/S或電流方面需要花更多的延時才能獲得一個準確的值。選擇對的相關硬件,比如Relay的選擇,可以是機械的,也可以是MOS的,相對而言MOS的所需要的閉合和打開時間更短,只要200 μs左右,根據(jù)實際所需,在一些電路選擇中選擇時間更短的MOS relay,可以節(jié)約測試時間。機械型和MOS型Relay如圖3、4所示。
2.1.4 選擇正確的測試方法
測試過程中有些參數(shù)有很多測試方法可以選擇,如AWG的掃描,二進制掃描法,go-no-go測試法。在二進制掃描中,可以根據(jù)測試的精度需求,選擇一個合理的Step;在AWG掃描中,要選擇一個合理的掃描速度(頻率)和精度(步長和步數(shù));go-no-go測試中可以把相關條件結合到其他參數(shù)中測試,等等,都可以達到節(jié)省測試時間的目的。AWG生成圖如圖5所示。
2.1.5 選擇合理的等待時間
有些參數(shù)并不需要等待很長時間,不合理的等待時間需要去掉,這些不合理的時間如何判斷呢?可以在測試某一結果時,把前面的延時去掉,然后取足夠多的取樣量和足夠的時間長度,看看測試值隨時間呈現(xiàn)怎樣一個分布狀態(tài),從而得出一個合理的等待時間。
2.1.6 選擇合理的取樣數(shù)量
取樣數(shù)量的選擇要合理,抽樣數(shù)和可接受失效數(shù)由可接受的產(chǎn)品不合格質(zhì)量水平及可信度推算。通常抽樣77個允許1個失效對應的可接受不合格質(zhì)量水平的不合格率為5%/1000 h(50×10-6),誤判可能性10%(0/45個或2/105個代表類似含義)。在測試參數(shù)本身很穩(wěn)定時,通常不需要很多的取樣數(shù)量,取樣數(shù)量多只是更多去平均。如果一個參數(shù)是穩(wěn)定的,那么取樣30個已經(jīng)能代表該參數(shù)的真實值了。如果參數(shù)不穩(wěn)定,取再多數(shù)量也掩蓋不了其不穩(wěn)定性,當然有些特殊情況除外。
圖3 機械型relay
圖4 MOS型relay
封測廠需要優(yōu)秀的生產(chǎn)管控能力才能長期有效地保證產(chǎn)品品質(zhì),這是測試現(xiàn)場管理的工作重心。
2.2.1 測試機的管控
測試機的穩(wěn)定性和可靠性是確保測試品質(zhì)的根本。這需要建立長期有效的測試管理機制,確保測試機的正常運行。管理包括不同類型測試機的優(yōu)化及管理,測試機資源、配置的管理,以及測試機的定期維護、校驗等。另外,測試機的測試資源進行校驗以后,會采用軟件或者硬件的方式進行補償修正,所以,測試資源板嚴禁私自插拔更換。
2.2.2 測試硬件的管控
測試硬件包括測試板、測試座和探針卡三部分。對封測廠而言,測試板是由客戶提供的,也有部分是封測廠開發(fā)的,一些不合理的測試板設計,會影響測試設置效率及可靠性,一些錯誤的設計,甚至會導致測試不穩(wěn)定及測試異常的出現(xiàn)。此外,測試硬件與軟件的防呆設計也非常重要,特別是針對多工位測試,如果測試工位異常,測試過程中又無法發(fā)現(xiàn),則會造成致命影響。這就要求在前期新產(chǎn)品導入的時候就要把好關。針對不同類型的測試設備,要制定一套合理的標準,開發(fā)人員依據(jù)標準進行測試板的設計和制作。
2.2.3 測試方案的管控
測試方案包括測試規(guī)范、測試程序。測試方案是基于測試設備開發(fā)的測試軟硬件,兩者需配套開發(fā)和使用。整個測試方案的開發(fā)對測試品質(zhì)、效率、可靠性的影響都非常大,不合格的測試方案,會造成測試效率低下、返工甚至投訴、退貨。所以要結合公司實際情況,制定并執(zhí)行一套行之有效的措施,在新產(chǎn)品測試方案導入時進行合理的管控,確保測試生產(chǎn)的正常進行。一旦出現(xiàn)測試異常,要迅速處理并做出反饋。
2.2.4 測試樣管
測試樣品作為Setup和驗證測試方案的產(chǎn)品,在進行正常生產(chǎn)前,需要用測試樣管進行驗證,以防止測試機不穩(wěn)定、測試座安裝不合理造成參數(shù)測試異常導致產(chǎn)品返工測試。測試機、測試方案、設置問題都有可能造成測試參數(shù)超出設定范圍,測試樣品則可以幫助快速排除一些問題,減少Setup的等待時間。
2.2.5 測試數(shù)據(jù)
測試數(shù)據(jù)不僅僅是測試生產(chǎn)數(shù)據(jù),還包括測試驗證數(shù)據(jù)、測試分析數(shù)據(jù)、測試報表等。在導入測試方案階段,要采用合理有效的方案進行驗證,得到驗證數(shù)據(jù),借用數(shù)據(jù)分析工具幫助分析,以確保數(shù)據(jù)的真實性、準確性和可靠性;在測試生產(chǎn)過程中,根據(jù)要求保存測試數(shù)據(jù)、報表,并定期確認數(shù)據(jù)。一旦出現(xiàn)測試異常,測試數(shù)據(jù)和報表可以幫助找到問題并解決問題。
面對來自生產(chǎn)的產(chǎn)能壓力,要通過規(guī)范測試方案來提高Setup效率及測試可靠性,要通過提高測試效率來增加產(chǎn)量,要通過提高測試可靠性來減少返工,要建立措施來幫助提高工作效率。正式量產(chǎn)以后,測試程序的優(yōu)化工作同樣重要,需要不斷優(yōu)化,提高測試穩(wěn)定性,提高測試效率,降低測試成本。一旦發(fā)現(xiàn)異常,一定要在第一時間處理,才可能將損失降低到最小。通過持續(xù)不斷地對整個測試系統(tǒng)進行維護和優(yōu)化,建立合理有效的制度或措施來提高工作效率、增加產(chǎn)量、降低風險。
在保證測試穩(wěn)定性與可靠性的前提下,最大限度地縮短測試時間、提高測試UPH、降低測試成本。選擇合適的測試硬件和電路,制定合理的測試方案,優(yōu)化測試條件、測試方法,嚴格落實現(xiàn)場管理制度等措施都可以縮短測試時間,幫助提高測試生產(chǎn)效率。
[1]高成,張棟,王香芬.最新集成電路測試技術[M].北京:國防工業(yè)出版社,2009.
[2]王明亮.如何合理的減少測試時間[DB/OL].http://kanwoda.com/blog/archives html,2015-09-05.
[3]宣軼.C公司半導體封裝測試廠質(zhì)量控制及管理體系改進研究[D].上海:上海交通大學,2013.