Delta-Sigma調(diào)制器在電機(jī)電流高精度測(cè)量系統(tǒng)中的應(yīng)用研究

梁學(xué)修，陳 志，趙 博 ，苑嚴(yán)偉

（1.中國(guó)農(nóng)業(yè)機(jī)械化科學(xué)研究院土壤-植物-機(jī)器系統(tǒng)技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，北京 100083；2.中國(guó)機(jī)械工業(yè)集團(tuán)有限公司，北京 100080）

1 引言

A/D轉(zhuǎn)換器通常是電機(jī)電流測(cè)量系統(tǒng)中不可或缺的器件之一，電流檢測(cè)信號(hào)都需要通過A/D轉(zhuǎn)換器進(jìn)入數(shù)字控制芯片。對(duì)其檢測(cè)的模擬量既要有很快的動(dòng)態(tài)范圍，又要求測(cè)量出其微小的變化，因此一般采用具有高采樣率、高分辨率和高準(zhǔn)確度性能的A/D 轉(zhuǎn)換器[1-2]。

高精度A/D轉(zhuǎn)換技術(shù)可分成三類：雙斜積分式、逐位逼近式和過采樣技術(shù)。其中逐位逼近式A/D轉(zhuǎn)換速度高，轉(zhuǎn)換精度較高，但抗干擾能力差；雙斜積分式A/D轉(zhuǎn)換精度高，抗干擾能力較強(qiáng)，但轉(zhuǎn)化速度較低。過采樣技術(shù)兼?zhèn)渖鲜鯝/D轉(zhuǎn)換技術(shù)的高精度、強(qiáng)抗干擾能力與高轉(zhuǎn)換速度的優(yōu)點(diǎn)，但需要復(fù)雜的外圍模擬和數(shù)字電路。Delta-Sigma A/D調(diào)制器采用了過采樣技術(shù)，但無需外部復(fù)雜的采樣保持電路，且采用了噪聲調(diào)制技術(shù)，降低了對(duì)前置抗混疊濾波器的性能要求，輸入信息通過量化噪聲整形技術(shù)以及Delta-Sigma調(diào)制技術(shù)，改善了基帶內(nèi)的信噪比，提高了分辨率。

Ritchie提出高階Delta-Sigma調(diào)制器，將前向通路的幾級(jí)積分器級(jí)聯(lián)，來增加濾波器的階數(shù)[3]。此類轉(zhuǎn)換器不僅能夠?qū)崿F(xiàn)高精度的A/D轉(zhuǎn)換的要求，而且降低了成本，比較適合有成本要求的低頻場(chǎng)合[4-6]。

針對(duì)交流電機(jī)電流測(cè)量系統(tǒng)的高精度要求特點(diǎn)，設(shè)計(jì)采用二階Σ-Δ調(diào)制器，將模擬輸入電流信號(hào)轉(zhuǎn)換為高速一位數(shù)據(jù)流，并通過由FPGA設(shè)計(jì)的Sinc3濾波器過濾來自二階Σ-Δ調(diào)制器的位流，從而得到控制電機(jī)的電流值。其中設(shè)計(jì)分為兩部分：調(diào)制和濾波，調(diào)制采用ADI公司生產(chǎn)的AD7401隔離式二階Σ-Δ調(diào)制器；濾波采用Sinc3數(shù)字抽取濾波器，Sinc3濾波器結(jié)構(gòu)簡(jiǎn)單，算法中無需乘法運(yùn)算，便于硬件實(shí)現(xiàn)，并能有效濾除高頻噪聲，滿足設(shè)計(jì)需要。

2 電機(jī)電流測(cè)量系統(tǒng)

2.1 系統(tǒng)硬件設(shè)計(jì)

電機(jī)電流測(cè)量系統(tǒng)由分流電阻及采樣調(diào)制電路組成，其電流采集電流輸入信號(hào)調(diào)理電路框圖，如圖1所示。系統(tǒng)中的每一路相電流采用了一個(gè)電阻分流器并結(jié)合一個(gè)隔離Σ-Δ調(diào)制器（AD7401）來實(shí)現(xiàn)電機(jī)電流值的采樣。其具體實(shí)現(xiàn)為通過分流電阻來檢測(cè)電機(jī)繞組上的電流，然后通過AD轉(zhuǎn)換器采集到與分流電阻成比例關(guān)系的電壓信號(hào)，然后進(jìn)行處理。采集到的電壓信號(hào)通過AD7401調(diào)制器產(chǎn)生隔離式1位數(shù)字流，其1位數(shù)字流的脈沖密度與滿量程輸入電壓范圍成比例，最后通過Sinc3濾波器根據(jù)抽取率來提取脈沖密度信息，來還原電機(jī)的電流值大小。

圖1 輸入信號(hào)調(diào)理電路框圖Fig.1 The Input Signal Conditioning Circuit Diagram

其中AD7401芯片是ADI公司生產(chǎn)的一款隔離二階Σ-Δ調(diào)制器，有16位分辨率，低功耗，性能高的特點(diǎn)。能夠通過過采樣的方法將模擬輸入信號(hào)轉(zhuǎn)換為高速（最高頻率為20 MHz）1位數(shù)據(jù)流，這個(gè)是Σ-Δ調(diào)制器的關(guān)鍵步驟，并且調(diào)制器輸出每個(gè)位數(shù)據(jù)的平均時(shí)間與輸入的模擬信號(hào)直接成正比。采樣時(shí)鐘（MCLKIN）提供轉(zhuǎn)換過程時(shí)鐘信號(hào)以及輸出數(shù)據(jù)幀時(shí)鐘[7-8]，這個(gè)時(shí)鐘源與AD7401外部相連。調(diào)制器連續(xù)對(duì)模擬輸入信號(hào)進(jìn)行采樣，并與內(nèi)部電壓基準(zhǔn)進(jìn)行比較，最終精確的將模擬輸入隨時(shí)間變化的1位數(shù)據(jù)流在輸出端輸出。

在理想狀態(tài)下，0 V差分信號(hào)可以使AD7401輸出引腳完成0-1轉(zhuǎn)換，該輸出處于高、低電平狀態(tài)的時(shí)間相等（50%）。200mV差分輸入可生成由0、1組成的數(shù)據(jù)流；信號(hào)處于高電平狀態(tài)的時(shí)間占81.25%（對(duì)+250mV輸入來說，輸出流為高的時(shí)間占89.06%）-200 mV差分輸入也可生成由0、1組成的數(shù)據(jù)流；信號(hào)處于高電平狀態(tài)的時(shí)間占18.75%（對(duì)-250 mV輸入來說，輸出流為高的時(shí)間占10.94%）。

故其對(duì)應(yīng)的所監(jiān)測(cè)的電機(jī)電流值與高電平狀態(tài)所占時(shí)間比（λ）的關(guān)系為

式中：R—分流采樣電阻值；I—電機(jī)電流值

2.2 Sinc3濾波器設(shè)計(jì)

圖2 使用Σ-Δ轉(zhuǎn)換時(shí)的信號(hào)鏈Fig.2 Use the Σ-Δ Conversion Signal Chain

通過Σ-Δ調(diào)制器以數(shù)MHz的速率對(duì)電機(jī)電流模擬信號(hào)進(jìn)行連續(xù)的采樣，將電流值得大小轉(zhuǎn)化為1位數(shù)字流，之后量化噪聲被轉(zhuǎn)換器進(jìn)行了整形，然后將1位數(shù)字流推到更高頻率，最后得到的數(shù)字信號(hào)通過濾波和抽取方式進(jìn)行解調(diào)。濾波器將1位數(shù)字信號(hào)轉(zhuǎn)換為多位數(shù)字信號(hào)，更新速率將會(huì)在抽取過程之后降低，使得到的數(shù)字信號(hào)與控制算法相匹配[9]。通常濾波和抽取是需要分兩級(jí)完成，為了方便應(yīng)采用一個(gè)Sinc3濾波器，它能在一級(jí)中完成濾波和抽取這兩個(gè)任務(wù)。其使用Σ-Δ轉(zhuǎn)換時(shí)的信號(hào)鏈，如圖2所示。

在數(shù)字信號(hào)處理領(lǐng)域，Sinc數(shù)字抽取濾波器是一個(gè)全部出去給定帶寬之上的信號(hào)分量，而保留低頻信號(hào)的電子濾波器，其中Sinc3是在高采樣速率（采樣頻率fs）下，執(zhí)行下級(jí)級(jí)聯(lián)的3階累加運(yùn)算，接著在低抽取頻率（抽取頻率fs/M，M為抽取率）下執(zhí)行級(jí)聯(lián)的3階差分運(yùn)算，最終來完成濾波功能。Sinc3結(jié)構(gòu)的濾波器配合Σ-Δ調(diào)制器使用，可以有效的對(duì)Σ-Δ調(diào)制器輸出的信號(hào)進(jìn)行高頻濾波，并且可以在FPGA上進(jìn)行設(shè)計(jì)，而不需要使用乘法器即可完成。

Sinc3濾波器的傳遞函數(shù)如下式，為：

然后用e-jω代替z后，其傳遞函數(shù)的頻率響應(yīng)函數(shù)為：

Sinc3數(shù)字抽取濾波器的結(jié)構(gòu)，如圖3所示。其中x（n）—Σ-Δ調(diào)制器（AD7401）輸出端包含高頻噪聲的1位數(shù)字流信號(hào)；y（m）—經(jīng)過數(shù)字抽取濾波后的輸出信號(hào)，y（m）即可以在數(shù)字處理器內(nèi)進(jìn)行電機(jī)控制算法的使用。

圖3 Sinc3數(shù)字抽取濾波器結(jié)構(gòu)Fig.3 Sinc3 Digital Sampling Filter Structure

通過上述式（2）和式（3）可以得出整個(gè)電機(jī)電流測(cè)量系統(tǒng)的分辨率和吞吐率主要取決于系統(tǒng)所選抽取率M的大小，這就說明可以方便的調(diào)諧濾波器的相應(yīng)來更好的支持電機(jī)電流測(cè)量系統(tǒng)的應(yīng)用。通過圖4信噪比與抽取率的關(guān)系圖表可以看出，抽取率越高，延時(shí)較長(zhǎng)，但系統(tǒng)的信號(hào)質(zhì)量精度越高；抽取率較低時(shí)則相反，并且精度與吞吐率之間存在一定程度的折中，這種抽取率的變化的靈活性對(duì)于電機(jī)電流測(cè)量的電流值用于后面的電機(jī)控制算法設(shè)計(jì)中是十分有利的。

圖4 信噪比與抽取率的關(guān)系Fig.4 Signal-to-Noise Ratio and Extraction Rate

采用Altera公式的CyclonⅣFPGA（EP4CE30F29C7）實(shí)現(xiàn)Sinc3濾波器，此芯片屬于ASIC產(chǎn)品中半定制的產(chǎn)品，具有良好的用戶定制性、較高的集成度、結(jié)構(gòu)靈活、開發(fā)周期短并且芯片的內(nèi)部電路穩(wěn)定性也優(yōu)于一般電路[10-11]。采用FPGA實(shí)現(xiàn)Sinc3濾波器的設(shè)計(jì)，消耗芯片的邏輯資源比較少，在保證對(duì)信號(hào)濾波處理速度的同時(shí)，也可以為后續(xù)的添加電機(jī)控制程序預(yù)留出空間，有效的降低生產(chǎn)的成本。

Sinc3濾波器的程序程序采用了自頂向下的設(shè)計(jì)方法，頂層模塊利用原理圖輸入的方式，各底層模塊采用Verilog_HDL語(yǔ)言編寫，運(yùn)用這種方式，從頂層向下便于分塊編程，而且頂層模塊更加直觀清楚。Sinc3濾波器頂層模塊框圖，如圖5所示。

圖5 Sinc3濾波器頂層模塊Fig.5 Sinc3Filter Top Module

Sinc3濾波器通過軟件編程設(shè)計(jì)完成之后，需要驗(yàn)證Sinc3濾波器模塊功能的正確性，采用了Modelsim SE軟件對(duì)其進(jìn)行功能性仿真，Modelsim SE軟件是Mentor公司出品的業(yè)界內(nèi)最優(yōu)秀的HDL語(yǔ)言仿真軟件。在仿真程序中采用系統(tǒng)時(shí)鐘clk為50MHz，應(yīng)用中電機(jī)控制的逆變電路中采用電壓空間矢量調(diào)制（SVPWM）驅(qū)動(dòng)，由于電機(jī)相電流噪聲頻譜的特征將會(huì)是邊帶以絕緣柵雙極型晶體管（IGBT）的開關(guān)頻率整數(shù)倍為中心分布。試驗(yàn)中假如使用8kHz的開關(guān)頻率，高噪聲電平將會(huì)出現(xiàn)在n×8kHz（n為整數(shù)）周圍，因此需要再次周圍對(duì)噪聲進(jìn)行有效的衰減。而陷波頻率的大小由Σ-Δ調(diào)制器的時(shí)鐘頻率fM和抽取率M大小來決定：

從式（4）中可以看出在陷波頻率與電機(jī)相電流頻譜的邊帶相同時(shí)，就可以有效的衰減電機(jī)控制中的逆變器的開關(guān)噪聲?？紤]到逆變器的開關(guān)頻率設(shè)置為8kHz，Σ-Δ調(diào)制器的采樣頻率設(shè)置為8MHz的外部時(shí)鐘頻率，則抽取率M采用1000，則生成的16位字速率為8kHz，從而可以有效的濾除電機(jī)控制中的開關(guān)噪聲。根據(jù)要求編寫好測(cè)試文件TextBench，并將編寫好的測(cè)試文件添加到設(shè)計(jì)的工程文件中，則仿真輸出的波形信號(hào)，如圖6所示。

圖6 Sinc3濾波器功能性仿真Fig.6 Sinc3Filter Functional Simulation

3 試驗(yàn)驗(yàn)證

設(shè)計(jì)驗(yàn)證性試驗(yàn)，實(shí)驗(yàn)室內(nèi)采用信號(hào)發(fā)生器模擬交流電機(jī)的電流信號(hào)，將電流模擬信號(hào)輸入到采集電路，信號(hào)經(jīng)調(diào)理后，Σ-Δ調(diào)制器（AD7401）對(duì)其進(jìn)行Σ-Δ調(diào)制，調(diào)制后得到1位數(shù)據(jù)流傳，然后將1位數(shù)字流傳給FPGA內(nèi)設(shè)計(jì)的Sinc3濾波器對(duì)其進(jìn)行濾波和抽取，最后通過串口模塊將試驗(yàn)所得到的數(shù)據(jù)傳給PC機(jī)上，完成對(duì)電流模擬信號(hào)的分析和對(duì)比。其在實(shí)驗(yàn)室內(nèi)搭建的試驗(yàn)驗(yàn)證系統(tǒng)，如圖7所示。

圖7 試驗(yàn)驗(yàn)證系統(tǒng)Fig.7 Test System

在試驗(yàn)驗(yàn)證中信號(hào)發(fā)生器模擬交流電機(jī)控制系統(tǒng)中的模擬電流值變化的情況，經(jīng)調(diào)制濾波后轉(zhuǎn)換數(shù)據(jù)傳回PC機(jī)進(jìn)行分析，計(jì)算并還原出電機(jī)的電流值大小。其測(cè)量到的曲線，如圖8所示。

圖8 試驗(yàn)測(cè)量曲線Fig.8 Test Measurement Curve

通過上述試驗(yàn)結(jié)果可有看出，Sinc3濾波器在抽取率高的情況下，采集精度高，能夠真實(shí)的反應(yīng)出電機(jī)電流的大小，并且系統(tǒng)響應(yīng)速度快，可以滿足電機(jī)控制算法的要求。另外在不同的應(yīng)用情況下，要滿足不同的精度要求，只需要改變FPGA程序中的抽取濾的大小，就可以使設(shè)計(jì)的系統(tǒng)適合于不同的電機(jī)控制場(chǎng)合。

4 結(jié)論

（1）設(shè)計(jì)的基于Delta-Sigma調(diào)制器的電機(jī)電流高精度測(cè)量系統(tǒng)采用了AD7401實(shí)現(xiàn)了二階Σ-Δ調(diào)制。（2）在FPGA中設(shè)計(jì)的Sinc3濾波器實(shí)現(xiàn)了對(duì)調(diào)制后信號(hào)的解調(diào)和濾波的功能。（3）此方案得到的數(shù)據(jù)為電機(jī)控制算法提供高保真的反饋電流信號(hào)，并且沒有產(chǎn)生混疊效應(yīng)。（4）此方案完成了交流電機(jī)電流高精度的測(cè)量，滿足了交流電機(jī)電流測(cè)量對(duì)采樣精度和響應(yīng)速度的要求，同時(shí)仿真和試驗(yàn)結(jié)果證明了此設(shè)計(jì)的有效性和可行性。

［1］孫宇，王志文.交流伺服系統(tǒng)設(shè)計(jì)指南［M］.北京：機(jī)械工業(yè)出版社，2013.（Sun Yu，Wang Zhi-wen.Ac Servo System Design Guidelines［M］.China Machine Press，2013.）

［2］張妍.Σ-ΔAD轉(zhuǎn)換器的設(shè)計(jì)與研究［D］.西安：西北工業(yè)大學(xué)，2004.（Zhang Yan.Σ-Δ AD converter design and research［D］.Xi’an，Northwestern Polytechnical University，2004.）

［3］G.R.Ritchie，Higher order interpolation analog to digital converters，Ph.［D］.Dissertation：University of Pennsylvania，1977.

［4］ HOVIN M，OLSEN A，LANDE T S.Delat-sigma modulators using requency-modulated intermediate values［J］.IEEE J Sol Sta Circ，1997，32（1）：13-22.

［5］袁小龍.高性能Σ-Δ調(diào)制器、模數(shù)轉(zhuǎn)換器的研究［D］.杭州：浙江大學(xué)，2009.（Yuan Xiao-long.The study ofHigh-performance Σ -Δ modulator，AD converter［D］.Hangzhou：Zhejiang University，2009.）

［6］楊銀堂，李迪，石立春.一種用于14位1.28MS/sΣ-ΔADC的數(shù)字抽取濾波器設(shè)計(jì)［J］.西安電子科技大學(xué)學(xué)報(bào)，2010，37（2）：315-319.（Yang Yin-tang，Li Di，Shi Li-chun.Decimation filter design for 14 bit 1.28MS/s sigma-delta ADC［J］.Journal of Xidian University，2010，37（2）：315-319.）

［7］Patrick Weber，Craig Windish.構(gòu)建完整工業(yè)ADC接口的微控制器和調(diào)制器［J］.電子設(shè)計(jì)技術(shù)，2007（10）.（Patrick Weber，Craig Windish.Build a complete industrial ADC interface micro controller and the modulator［J］.EDN China，2007（10）.）

［8］孫冠男.MASH結(jié)構(gòu)Sigma-Delta調(diào)制器的設(shè)計(jì)［D］.哈爾濱：哈爾濱工業(yè)大學(xué)，2011.（Sun Guan-nan.Design of mash sigma-delta modulator［D］.Harbin：Harbin Institute of Technology，2011.）

［9］Oljaca M，Hendrick T.Combining the ADS1202 with an FPGA Digital Filter for Current Measurement in Motor Control Applications［C］.//Application Report.Literature Number SBAA094，2003.

［10］李大英.基于FPGA的電機(jī)測(cè)速電路設(shè)計(jì)與實(shí)現(xiàn)［J］.機(jī)械設(shè)計(jì)與制造，2011（12）：78-80.（Li Da-ying.Design and implementation for tachometer circuit of motor based on FPGA［J］.Machinery Design&Manufacture，2011（12）：78-80.）

［11］潘松，黃繼業(yè)，陳龍.EDA技術(shù)與Verilog HDL［M］.北京：清華大學(xué)出版社，2010.（Pan Song，Huang Ji-ye，Chen Long.EDA Technology and the Verilog HDL［M］.Tsinghua University Press，2010.）