基于Verilog-A 語言的霍爾元件仿真模型的建立

伍鳳娟，劉樹林，楊 波

0 引言

傳感器技術(shù)是現(xiàn)代信息技術(shù)的3大支柱產(chǎn)業(yè)之一，如今已步入高速發(fā)展的階段?；魻杺鞲衅饔捎诮Y(jié)構(gòu)簡單、成本低廉等特點在整個傳感器家族中起著舉足輕重的作用，被廣泛應(yīng)用于工業(yè)控制、智能儀表、消費電子、現(xiàn)代醫(yī)療等領(lǐng)域［1］?；魻杺鞲衅魇且环N基于霍爾效應(yīng)的器件，能實現(xiàn)磁電轉(zhuǎn)換，可以直接測量磁場大小，也可以間接測量一些非磁量，如速度、角度、位置、壓力、電流等。例如:可用于無觸點開關(guān)、無刷直流電機、汽車速度表和里程表、ABS系統(tǒng)中的速度傳感器以及導(dǎo)航系統(tǒng)等。霍爾元件是霍爾傳感器的重要組成部分［2］，對霍爾元件進(jìn)行仿真模型的建立可以有效提高仿真精度，從而促進(jìn)霍爾集成電路的發(fā)展。

霍爾元件自誕生以來就被廣泛研究，尤其是對霍爾元件模型的建立與分析更是備受業(yè)內(nèi)研究者的青睞?；魻栐哪Ｐ痛笾掠幸韵聨追N:①四電阻wheatstone電橋模型。該模型結(jié)構(gòu)簡單，是最早的霍爾元件仿真模型［3］，但該模型沒有綜合考慮非線性電阻、幾何因素、溫度漂移、頻率響應(yīng)、封裝應(yīng)力等物理效應(yīng)的影響，仿真精度低，不能滿足霍爾傳感器精度需求;②一種基本單元數(shù)量可縮比的精確仿真模型［4］。該模型由Dimitropoulos等人于2007年提出，其基本單元由結(jié)型場效應(yīng)晶體管和電流控制電流源組成，其單元數(shù)量可根據(jù)仿真精度要求靈活改變。通過增加基本單元數(shù)量來提高仿真精度，但犧牲了仿真速度，同時該模型不適用于CMOS十字形水平霍爾元件。該模型能夠保證精度，卻不能應(yīng)用于EDA工具，如Pspice，故其應(yīng)用范圍受到極大限制;③等效集總電阻模型［5］。該模型采用有限元分析法來分析有源區(qū)電阻非對稱性產(chǎn)生的失調(diào)，通過非線性失調(diào)分量來模擬由偏置電壓改變而造成的結(jié)場效應(yīng)大小的變化。該模型雖然能夠模擬霍爾元件失調(diào)電壓，但不能模擬磁場靈敏度，也不能直接在電路仿真器上運行。雖然最近又提出了一個非線性電阻模型，但模型結(jié)構(gòu)復(fù)雜，功能也不完整［6］。

對上述霍爾元件各模型特點及方法進(jìn)行對比后，考慮到實際應(yīng)用情況，本文采用8個電阻、4個反偏二極管、4個電流控制電壓源和4個JFET來模擬霍爾元件的等效模型。其中，八電阻網(wǎng)絡(luò)可以更好地反映電流流動，4個反偏二極管用來表示霍爾元件工作時的寄生效應(yīng)、4個電流控制電壓源用來模擬磁場和霍爾電壓的關(guān)系［7］、4個JFET可以有效提高霍爾元件的交流特性。該模型充分考慮了非線性、幾何因子及溫度效應(yīng)等因素，電路結(jié)構(gòu)簡單、精度高。

1 Verilog-A語言簡介

Verilog-A是一種硬件描述語言，它具有高層次、模塊化的特點，可用于描述模擬系統(tǒng)和它子系統(tǒng)的結(jié)構(gòu)及行為，也可以用來描述一些比較傳統(tǒng)的系統(tǒng)，像流體力學(xué)系統(tǒng)、固體力學(xué)系統(tǒng)和熱力學(xué)系統(tǒng)等［8］。采用Verilog-A語言描述硬件電路有兩種方式:結(jié)構(gòu)描述和行為描述。結(jié)構(gòu)描述實際上是對整個系統(tǒng)結(jié)構(gòu)框圖的描述，它主要描述的是系統(tǒng)中各個子模塊的用途及子模塊之間的連接關(guān)系，為了實現(xiàn)完整的結(jié)構(gòu)描述，必須要先定義信號、端口以及一些基本參數(shù)。行為描述主要采用一些傳輸函數(shù)和數(shù)學(xué)表達(dá)式來描述目標(biāo)電路，不僅可以描述電阻、電感、電容等一些簡單的元件，還可以描述一些非常復(fù)雜的模擬系統(tǒng)，如濾波器、高速D/A轉(zhuǎn)換器等，描述范圍極其廣泛。采用Verilog-A語言描述的模塊可以用 Cadence中的Spectre仿真器對其進(jìn)行仿真，還可以通過分析仿真結(jié)果對電路參數(shù)進(jìn)行調(diào)整。由于行為描述無須考慮到晶體管級，只需描述清楚輸入與輸出之間的關(guān)系［9］，因此，仿真時所需時間短、精度高。

2 霍爾元件設(shè)計與工藝分析

2.1 霍爾元件

霍爾元件為一四端器件，其主要參數(shù)有:輸入、輸出電阻、霍爾系數(shù)、霍爾靈敏度等。常用的霍爾元件材料有:N-Ge，N-Si，GaAs，InSb，InAs 和InAsP．其中，InSb，InAs和 InAsP的遷移率高、霍爾元件靈敏度高，但這幾種材料電阻率很小，因此霍爾系數(shù)較小。N-Ge，N-Si和GaAs的霍爾系數(shù)較大［10］，是比較常見的制作霍爾元件的材料，由于GaAs的禁帶寬度和遷移率大，在器件性能上要比N-Ge和N-Si的性能好，但其價格也最高。而Si材料的溫度特性好、性價比高，應(yīng)用更為廣泛。

在對霍爾電壓進(jìn)行研究時，假設(shè)霍爾元件是理想的，也就是說器件的電極接觸點無限小、長寬比L/W趨于無窮大，整個霍爾元件近似于一個半導(dǎo)體薄片。但由于種種原因，實際的霍爾元件尺寸是有限的，霍爾電壓VH不僅與器件的幾何參數(shù)W/L有關(guān)，還和器件的幾何修正因子G(geometrical correction factor)有關(guān)［11］?？紤]到幾何修正因子G，其霍爾電壓表達(dá)式為

式中 VH為霍爾電壓，mV;G為幾何修正因子(其范圍為0～1);μn為載流子遷移率，cm2/V·s;W/L為霍爾元件的寬長比;V為霍爾元件兩端施加的電壓，V;B為磁感應(yīng)強度，T．

2.2 霍爾元件工藝分析

在集成電路中，隔離方式的不同是區(qū)別霍爾元件和分立元件的一個標(biāo)準(zhǔn)。分立霍爾元件采用的是空氣和其他絕緣介質(zhì)與電子器件相互隔離的，而集成電路中的霍爾元件是采用標(biāo)準(zhǔn)雙極工藝中的PN結(jié)隔離［12］。

在P-SUB上制作 N-epi，N-epi用于制作霍爾元件。在雙極工藝過程中，同時形成了霍爾電極的N+接觸和NPN晶體管的發(fā)射極。N-epi之上要覆蓋一層淺摻雜的P+注入，這層P+注入層可有效減小霍爾元件的厚度，在一定程度上提高霍爾靈敏度。另一方面，P+注入層在N-epi和SiO2之間形成了一個靜電屏蔽層［13］，這可以降低表面效應(yīng)對霍爾元件的影響，從而提高可靠性。芯片表面要覆蓋一層SiO2，并淀積一層Si3N4，N-epi周圍的PN結(jié)起隔離作用。在一定的溫度范圍內(nèi)，只要PN結(jié)處于反偏狀態(tài)，霍爾元件就可以正常工作。在霍爾元件的周邊要有足夠的P型隔離環(huán)，從而保證相鄰電路不受霍爾信號的干擾［14］。雙極型霍爾元件的版圖如圖1所示。

圖1 雙極型霍爾元件的版圖Fig．1 Layout of the bipolar hall element

圖2 所示為雙極型霍爾元件的剖面圖。霍爾元件在恒壓模式下工作時遷移率是受工藝因素影響的唯一參數(shù)，在集成電路工藝中，外延層濃度為1015～1016之間［15］，在此濃度范圍內(nèi)遷移率幾乎不受雜質(zhì)濃度的影響。而對于CMOS工藝而言，在P-SUB上形成低摻雜的N-well，霍爾元件直接制作在N-well中，再將一層淺摻雜的P+層覆蓋在N-well上，最后在作為霍爾元件輸入、輸出端口的N-well的4個頂角位置進(jìn)行N+注入。由于N-well的摻雜濃度比較高，而磁場的靈敏度和N-well的摻雜濃度成反比，所以，CMOS集成霍爾元件的磁場靈敏度比雙極工藝的磁場靈敏度低。此外，CMOS集成霍爾元件對工藝波動、溫度漂移以及機械壓力等因素比較敏感，會產(chǎn)生嚴(yán)重的失調(diào)和低頻噪聲［16］。因此，采用雙極工藝來實現(xiàn)。

圖2 雙極型霍爾元件的剖面圖Fig．2 Cross-section of the bipolar hall element

3 霍爾元件模型及Verilog-A語言實現(xiàn)

霍爾元件仿真模型如圖3所示。

圖3 霍爾元件仿真模型圖Fig．3 Simulation model of the hall element

根據(jù)霍爾元件的90°對稱特性及范德堡法［17］測量體電阻，可得

霍爾元件中心部分相對應(yīng)的節(jié)點之間的電阻可表示為

由式(2)、(3)可得，霍爾元件電路模型的電阻R1和R2可分別表示為

對于一般霍爾元件，其方塊電阻為

式中 q為電荷量，C;μn為電子遷移率，cm2/V·s;ND，NW為 N型外延層摻雜濃度，cm－3;teff為N型外延層有效厚度，μm．由圖2知:teff=tNW－tP+－ wNW，SUB－wNW，P+，其中，tNW為 N 型外延層的厚度 μm;tP+為頂部 P+ 層的厚度，μm;wNW，SUB，wNW，P+分別為2個PN結(jié)耗盡層的厚度，μm．

式中 NA，SUB為 P 型襯底的摻雜濃度，cm－3;εsi為Si的介電常數(shù);NA，P+為頂部 P+層摻雜濃度，cm－3;Upn為反偏 PN 結(jié)電壓，V;Vbi，P+和 Vbi，SUB為PN 結(jié)自建電勢，V，其值分別為耗盡區(qū)的厚度會受反偏PN結(jié)電壓Upn的調(diào)制作用［18］，因此電阻呈現(xiàn)出非線性效應(yīng)。

由于頂部P+層的摻雜濃度明顯高于P-SUB的濃度，因此，頂部耗盡區(qū)的厚度變化受反偏電壓的影響可以忽略不計。將式(6)泰勒展開得

由于半導(dǎo)體材料對溫度具有很強的依賴性，因此溫度漂移會對等效電阻、霍爾元件的靈敏度和失調(diào)電壓產(chǎn)生一定的影響。導(dǎo)帶中載流子數(shù)目會隨著溫度的升高而增多，因此，由N外延層所構(gòu)成的霍爾元件的電阻阻值會增大，進(jìn)而使得流過霍爾元件的電流減小，最終使霍爾電壓減小。考慮溫度系數(shù)后，電阻的表達(dá)式變?yōu)?/p>

式中 RTC1，RTC2分別為電阻的一階、二階溫度系數(shù)，%/℃，ppm/℃，其值由工藝文件提供;T為開爾文溫度，K．

在對霍爾元件進(jìn)行模型建立時，除過考慮電阻影響外，靈敏度也是一個非常重要的參數(shù)。考慮幾何校正因子G，電流相關(guān)靈敏度［19］為

式中 μH為霍爾遷移率，cm2/V·s，且Si和Sv可通過下式互相轉(zhuǎn)換

式中 rin為2個輸入端口之間的等效電阻，Ω;N為輸入端口之間對應(yīng)的擴散電阻的方塊數(shù)，由霍爾元件的L和W決定。

考慮溫度變化的影響，電流相關(guān)靈敏度可進(jìn)一步寫成

式中 BBS1，BBS2分別為一階、二階電流相關(guān)靈敏度系數(shù)，%/V，%/V2，由相關(guān)工藝文件提供。

該霍爾元件工藝模型參數(shù)見表1．

表1 模型中相關(guān)物理參數(shù)Tab．1 Physical parameters for the model

該霍爾元件等效模型的Verilog-A語言的主要描述語句如下

V0=abs(V(left，right));

V1=(k0*V0*V0+sqrt(k0*k0*V0*V0*V0+4*k2*k0*fi0*V0*V0*(fi2+V0)))/2/k2/(fi2+V0);

w0=sqrt(k0*(fi0+V1));

w2=sqrt(k2*(fi2+V0));

w3=sqrt(k3*fi3);

c1=`P_EPS0*er*(4*l+w)*w/4/w3;

c2=`P_EPS0*er*(4*l+w)*w/w0;

rsv=1/(`P_Q*u*nd*(t－tp－w3－w2+w0));

rst=rsv*(1+rtc1*(S|temperature－T0)+rtc2*(S|temperature－T0)*(S|temperature－T0));

rd=2*rst*('M_PI*(1/w+1/3)－ln(2))*(1/w+1/3)/('M_PI*(1/w+1/3)－2*ln(2));

rh=4*rst*('M_PI*(1/w+1/3)－ln(2))/'M_PI;

G=0．47;

siv=G*uh*rsv;

sit=siv*(1+ts1*(S|temperature－T0)+ts2*(S|temperature－T0)*(S|temperature－T0));

V(ti，x) ＜ +I(ti，x)*rd;

V(bi，x) ＜ +I(bi，x)*rd;

V(li，x) ＜ +I(li，x)*rd;

V(ri，x) ＜ +I(ri，x)*rd;

V(ti，li) ＜ +I(ti，li)*rh;

V(li，bi) ＜ +I(li，bi)*rh;

V(bi，ri) ＜ +I(bi，ri)*rh;

V(ri，ti) ＜ +I(ri，ti)*rh;

I(top，sub) ＜ +ddt(V(top，sub)*c1);

I(bottom，sub)＜ +ddt(V(bottom，sub)*c1);

I(left，sub) ＜ +ddt(V(left，sub)*c1);

I(right，sub) ＜ +ddt(V(right，sub)*c1);

I(x，sub) ＜ +ddt(V(x，sub)*c2);

V(ti，ti2) ＜ +0．0;

V(ri，ri2) ＜ +0．0;

V(bi，bi2) ＜ +0．0;

V(li，li2) ＜ +0．0;

It=I(ti，ti2);

Ib=I(bi，bi2);

Ir=I(ri，ri2);

Il=I(li，li2);

V(right，ri2) ＜ +0．5*(sit－ m0*Ib)*Ib*V(fld);

V(top，ti2) ＜ +0．5*(sit－ m0*Ir)*Ir*V(fld);

V(left，li2) ＜ +0．5*(sit－ m0*It)*It*V(fld);

V(bottom，bi2) ＜ +0．5*(sit－m0*Il)*Il*V(fld);

end

endmodule

圖4所示為在輸入電壓3．3 V下，當(dāng)磁場強度從1 mT增加到10 mT時，霍爾元件的模型仿真與同一工藝條件下理論計算的結(jié)果比較圖。從圖中可以看出磁場強度與霍爾電壓的對應(yīng)關(guān)系，同時表明所建立的霍爾元件模型的正確性。

圖5為薄層電阻與偏置電壓仿真結(jié)果與理論測量對比圖。在室溫下，當(dāng)外部輸入偏壓從0 V變化到5 V時，得到的薄層電阻隨偏壓的關(guān)系。從圖中可以看出，薄層電阻模型仿真結(jié)果與理論計算偏差較小，達(dá)到了實際應(yīng)用要求。

由于溫度對模型的精度影響很大，在無封裝應(yīng)力的前提下，當(dāng)溫度從－40℃增加到120℃時，電流相關(guān)靈敏度隨溫度變化的仿真結(jié)果如圖6所示。在－40℃到120℃范圍內(nèi)，其模型仿真結(jié)果與實際測試結(jié)果達(dá)到了很好的一致性。

圖4 模型仿真與理論計算在3．3 V輸入電壓下的結(jié)果比較Fig．4 Comparisons between the model simulation and the theoretical calculation under 3．3 V input voltage

圖5 薄層電阻與偏置電壓仿真與理論測量對比Fig．5 Comparisons between the simulation and measurement of the sheet resistance versus bias voltage

圖6 電流相關(guān)靈敏度隨溫度變化的仿真與測試比對Fig．6 Comparisons between the simulated and measured relative variation of the current related sensitivity versus temperature

采用Cadence Spectre仿真器對上述電路模型進(jìn)行仿真，得到電源電壓為3．3 V時的仿真結(jié)果，如圖7所示。結(jié)果顯示霍爾元件產(chǎn)生的是一對大小相等、方向相反的互補信號。由式(1)所示的霍爾電壓表達(dá)式可知:取最大值 0．47，μn為1 200 cm2/V·s，偏置電壓為3．3 V，取不同的磁場值并將這些參數(shù)代入式(1)中即可得到霍爾電壓的具體值。

圖7 霍爾電壓仿真結(jié)果Fig．7 Simulation results of the hall voltage

4 結(jié)論

1)該模型由8個電阻、4個反偏二極管、4個電流控制電壓源和4個JFET組成。該模型結(jié)構(gòu)簡單，考慮了霍爾元件幾種重要的物理效應(yīng)，如:溫度效應(yīng)、幾何效應(yīng)、非線性電阻及寄生效應(yīng)等;

2)采用硬件描述語言Verilog-A實現(xiàn)，非常易于在通用cadence spectre仿真器上對霍爾元件及整個霍爾電路進(jìn)行仿真分析，可操行性強;

3)通過實際測試表明:該模型的仿真結(jié)果與相同工藝條件下霍爾元件的測試結(jié)果達(dá)到了很好的一致性，顯示出該模型具有較高的仿真精度及仿真速度，且該模型的建立有助于提高霍爾集成電路設(shè)計的可靠性;

4)不足之處在于:該模型沒有考慮磁阻效應(yīng)的影響，且不能用于垂直型霍爾元件，通用性不強。未來需對各類霍爾元件內(nèi)部結(jié)構(gòu)及物理效應(yīng)進(jìn)行深入研究，探索簡單、實用、精確的仿真模型，進(jìn)一步提高霍爾傳感器的仿真精度。

［1］ 徐 躍．高靈敏度的CMOS霍爾磁場傳感器芯片設(shè)計［J］．儀表技術(shù)與傳感器，2009(12):14－16．XU Yue．Design of high sensitive CMOS monolithic magnetic hall sensor［J］．Instrument Technique and Sensor，2009(12):14 －16．

［2］ 何秋陽，徐 躍，趙菲菲．十字型CMOS集成霍爾傳感器的簡化仿真模型［J］．儀表技術(shù)與傳感器，2011(10):13－15．HE Qiu-yang，XU Yue，ZHAO Fei-fei．Simplified simulation model for cross-shaped CMOSintegrated hall sen-sor［J］．Instrument Technique and Sensor，2011(10):13－15．

［3］ 黃海云．CMOS單片集成3D霍爾磁傳感器研究與設(shè)計［D］．大連:大連理工大學(xué)，2016．HUANG Hai-yun．Research and design of CMOSmonolithic integrated 3D hall magnetic sensor［D］．Dalian:Dalian University of Technology，2016．

［4］ 朱振鐸．高靈敏度片上水平霍爾傳感器［D］．南京:南京大學(xué)，2015．ZHU Zhen-duo．A high sensitivity on-chip horizontal hall sensor［D］．Nangjing:Nangjing University，2015．

［5］ 張 浩．霍爾集成電路設(shè)計及其測試系統(tǒng)的研發(fā)［D］．蘭州:蘭州大學(xué)，2010．ZHAGN Hao．The design of hall ICand the R＆D of hall sensor testing apparatus［D］．Lanzhou:Lanzhou University，2010．

［6］ Dimitrov K．3 － D silicon hall sensor for use in magnetic-based navigation systems for endovascular interventions［J］．Measurement，2007，40:816 － 822．

［7］ Xu Y，Zhao F F．A simplified simulation model for CMOS integrated Hall devices working atlow magnetic field circumstance［C］//In Proceedings of the 10th IEEE International Conference on Solid-State and Integrated Circuit Technology(ICSICT)，Shanghai，2010:1925－1927．

［8］ Xu Y，Pan H B．An improved equivalent simulation model for CMOS integrated hall plates［J］．Sensors，2011，11(6):6284 －6296．

［9］ 楊 波，楊銀堂，孫龍杰，等．基于Verilog-A的容柵傳感器建模與仿真［J］．電子器件，2005(4):871－874．YANG Bo，YANG Yin-tang，SUN Long-jie，et al．Modeling and simulation of capacitive gate transducer using Verilog-A［J］．Chinese Journal of Electron Devices，2005(4):871－874．

［10］ Vasyukov D A，Plaut A S，Henini M，et al．Intrinsic photoinduced anomalous Hall effect［J］．Physica E，Low-dimensional Systems and Nanostructures，2010，42(4):940－943．

［11］ Morgan Madec．An improved compact model of the electrical behaviour of the 5-contact vertical Hall-effect device［J］．Analog Integr Circ Sig Process，2014，81:677－691．

［12］徐 俊．一種低失調(diào)垂直型霍爾傳感器研究與設(shè)計［D］．南京:南京郵電大學(xué)，2017．XU Jun．Research and design of a low offset vertical hall sensor［D］．Nanjing:Nanjing University of Posts and Telecommunications，2017．

［13］ Schell JB．Hall-effect magnetic tracking device for Magnetic Resonance Imaging［C］//In IEEE Sensors Conference．Baltimore，USA．doi:10．1109/ICSENS．2013．6688475，2012:1382 －1385．

［14］呂 飛．單芯片CMOS三維微型霍爾磁傳感器研究［D］．南京:南京大學(xué)，2017．LV Fei．Research on single-chip integrated CMOS 3D micro hall magnetic sensor［D］．Nanjing:Nanjing University，2017．

［12］徐 躍，黃海云．一種十字形CMOS霍爾器件的精確仿真模型［J］．功能材料與器件學(xué)報，2014，20(1):20－26．XU Yue，HUANG Hai-yun．An accurate simulation model for cross-shaped CMOS Hall sensor［J］．Journal of Functional Materials And Devices，2014，20(1):20－26．

［16］ Madec M，Kammerer JB，Hebrard L，et al．An improved compact model for CMOS cross-shaped Hall-effect sensor including offset and temperature effects［J］．Analog Integr Circ Sig Process，2012，73:719 －730．

［17］ Banjevic M，F(xiàn)urreR B，Blagojevic M．，et al．High-speed CMOSmagnetic angle sensor based on miniaturized circular vertical Hall devices［J］．Sens．Actuators，2012，178:64－75．

［18］ Chang T，Kai-Cheung Juang．CMOS SC-spinning，current-feedback Hall sensor for high speed and low cost applications［C］//In:Proc．of IEEE Sensors conference，2014:527 －530．

［19］ YUE Hu，WEN Rong-yang．CMOSHall sensor using dynamic quadrature offset cancellation［C］//In:Solid-State and Integrated Circuilt Technology，2006:284－286．