基于FPGA+ARM 的特高頻局部放電檢測儀的設(shè)計

江友華，黃榮昌，顧勝堅，，楊興武，吳衛(wèi)民，劉 軍

（1.上海電力大學(xué)，上海 201306；2.杭州錢江電氣集團(tuán)，浙江 杭州 311243；3.上海海事大學(xué)，上海 201306）

0 引言

提高變壓器設(shè)備運(yùn)行可靠性，及早發(fā)現(xiàn)電力設(shè)備在實(shí)際運(yùn)行過程中的故障與風(fēng)險，對于電網(wǎng)的安全穩(wěn)定運(yùn)行有著極其重要的作用。根據(jù)相關(guān)研究結(jié)果表明，電力變壓器中絕緣故障所占比達(dá)到了50%以上，是造成電力變壓器故障主要的原因之一。

目前，常用的局部放電檢測方法主要有脈沖電流法、超聲波檢測法和特高頻檢測法。然而，脈沖電流法需要進(jìn)行離線檢測，超聲波信號在各種介質(zhì)中傳播會產(chǎn)生較大的衰減和畸變。文獻(xiàn)[3]中雖然采用了特高頻局放檢測，但其局放信號是采用高速數(shù)據(jù)采集卡進(jìn)行局放信號采集，設(shè)備成本高。因此，本文采用FPGA+ARM架構(gòu)進(jìn)行特高頻局部放電檢測儀設(shè)計，不僅降低了系統(tǒng)硬件設(shè)計的復(fù)雜度，還減少了系統(tǒng)內(nèi)部資源的消耗及成本。同時，有效地利用了FPGA 強(qiáng)大的可編程能力和ARM 強(qiáng)大的數(shù)據(jù)處理能力優(yōu)勢。最后，在FPGA 中創(chuàng)新性的設(shè)計了可以靈活控制VGA 大小的DAC8562 模塊及可靈活控制濾波程度的FIR 濾波器模塊，為在復(fù)雜的環(huán)境中快速有效地檢測出局放信號提高了保障。

1 特高頻局部放電的硬件設(shè)計

特高頻局部放電檢測儀的硬件主要包括信號預(yù)處理單元、信號調(diào)理單元、A/D 采樣單元、FPGA 單元和ARM 單元。當(dāng)變壓器發(fā)生局部放電時，會產(chǎn)生超高頻的電磁波，特高頻傳感器接收后經(jīng)轉(zhuǎn)換輸出為微弱的電壓信號。首先，特高頻局部放電檢測儀前端硬件電路包括對微弱的電壓信號進(jìn)行濾波、放大、檢波預(yù)處理；接著，對檢波后的電壓信號進(jìn)行調(diào)理后經(jīng)高速ADC 芯片轉(zhuǎn)換成數(shù)字信號，F(xiàn)PGA 將采集到的數(shù)字信號存入外擴(kuò)SRAM；最后，ARM 處理單元將來自SRAM 的數(shù)據(jù)進(jìn)行分析處理，并與上位機(jī)進(jìn)行通信，實(shí)現(xiàn)對特高頻局放的存儲與在線監(jiān)測。檢測系統(tǒng)硬件結(jié)構(gòu)如圖1 所示。

圖1 特高頻局部放電檢測系統(tǒng)的硬件構(gòu)成

1.1 信號預(yù)處理

由于局部放電輻射到空間的電磁波極其微弱，特高頻傳感器耦合得到的信號幅值很小。因此，首先要對信號進(jìn)行放大處理。同時，由于特高頻局放的信號頻率在0.3～3 GHz 范圍內(nèi)，為了避免低于0.3 GHz 和高于3 GHz 信號的干擾，需要設(shè)計帶通濾波電路。再者，由于特高頻傳感器的輸出信號的頻率很高，如此高頻率的信號只有高速示波器才可以采集。為了節(jié)約成本，本系統(tǒng)采用是先對其進(jìn)行包絡(luò)檢波降頻，然后再對其進(jìn)行信號采集。包絡(luò)檢波是指檢波器輸出電壓反映高頻調(diào)幅信號包絡(luò)變化規(guī)律的過程。

由于包絡(luò)檢波后可以保證AD9288 能采集到局部放電脈沖的峰值和相位，而對于局部放電的檢測往往關(guān)心的是脈沖的幅值和相位，因此檢波后的信號依然可以反映局部放電的特征。在實(shí)驗(yàn)室的條件下，采用電火花打火器在特高頻傳感器周圍進(jìn)行打火，打火后產(chǎn)生的電磁波經(jīng)特高頻傳感器轉(zhuǎn)化為電壓信號，實(shí)驗(yàn)結(jié)果如圖2所示。由圖可知，發(fā)生放電時，產(chǎn)生了高達(dá)上GHz 的mV級的電壓信號，且其頻率周期是ns 級別。

圖2 特高頻局部放電濾波后波形圖

將信號繼續(xù)接上設(shè)計的放大檢波模塊后，實(shí)驗(yàn)結(jié)果如圖3 所示。由實(shí)驗(yàn)結(jié)果可知，微弱的電壓信號得到了明顯的放大，已經(jīng)達(dá)到了V 級別。并且檢波模塊達(dá)到了很好的降頻效果，其頻率周期降到μs 級別，為后期的A/D 采樣芯片的選型提供了可能，大大降低了后期數(shù)據(jù)采集的難度。

圖3 特高頻局部放電濾波放大檢波后波形圖

1.2 信號調(diào)理

1.2.1 電壓跟隨器

電壓跟隨器具有很高的輸入阻抗和很低的輸出阻抗，是最常用的阻抗變換和匹配電路，作為整個電路的高阻抗輸入級，可以減輕對信號源的影響，作為整個電路的低阻抗輸出級，可以提高電路帶負(fù)載的能力。本設(shè)計中選用AD8065 作為電壓跟隨器，它具有失調(diào)電流小、速度快的優(yōu)點(diǎn)，很好地抑制了局放信號的衰減，將前級檢波后的局放信號很好地與差分放大器連接到一起，起到承上啟下的作用，很好地解決了前后電路阻抗匹配的問題。

電壓跟隨器電路如圖4 所示。

圖4 AD8065 電壓跟隨器電路圖

1.2.2 差分放大器

本文選用AD8137 作為差分放大器，它具有低噪聲、低失真和寬動態(tài)范圍等優(yōu)點(diǎn)，非常適用于要求低功耗和低成本的系統(tǒng)。差分放大器把原來的單端信號變成了差分信號，為后級的程控放大電路需要差分信號提供了可能，同時使信號的抗干擾性得到了增強(qiáng)。差分放大器電路如圖5 所示。

圖5 AD8137 差分放大器電路圖

1.2.3 程控放大器

本文選用AD8330 作為程控放大器，它是一款帶寬高達(dá)150 MHz 的寬帶寬電壓控制型可變增益放大器；同時它的增益范圍最高可達(dá)0～100 dB，適合用于差分信號輸入電路、低功耗、需要精確定義增益的電路設(shè)計。本設(shè)計中利用FPGA 控制DAC8562 的輸出電壓，DAC8562 的輸出電壓與AD8330 的VDBS 引腳相連，從而實(shí)現(xiàn)了AD8330 的可變增益。通過靈活配置VGA 的大小，為現(xiàn)場復(fù)雜的環(huán)境能夠準(zhǔn)確地檢測到局部放電信號提供了便利。程控放大器電路如圖6 所示。

圖6 AD8330 程控放大器電路圖

1.3 信號采集模塊

信號采集模塊包括A/D 轉(zhuǎn)換模塊以及FPGA 模塊。AD9288 是一種高速、低功耗、具有雙通道8 位轉(zhuǎn)換精度、最高采樣速率可達(dá)100 MSPS 的A/D 采樣芯片。FPGA 通過輸出時鐘信號來控制AD9288 的采樣頻率，AD9288 將采集到的模擬信號轉(zhuǎn)換成數(shù)字信號，并將數(shù)據(jù)存放到FPGA 外擴(kuò)的SRAM 中。信號采集模塊電路如圖7 所示。

圖7 AD9288 信號采集模塊電路圖

2 特高頻局部放電檢測儀的軟件設(shè)計

2.1 FPGA 的程序設(shè)計

FPGA 的頂層模塊主要包括FMC 通信模塊、讀寫SRAM 模塊、AD9288 模塊、FIR 濾波模塊和DAC 8562 模塊。各個模塊之間相互配合，實(shí)現(xiàn)了特高頻局部放電信號的采集，各個模塊的功能如下：

1）FMC 通信模塊用于與ARM 進(jìn)行通信；

2）讀寫SRAM 模塊主要用于對采集到的局放數(shù)據(jù)進(jìn)行存儲與上傳；

3）AD9288 模塊主要用于對A/D 采樣頻率的控制；

4）FIR 濾波模塊主要用于對現(xiàn)場復(fù)雜環(huán)境下的干擾信號進(jìn)行濾波；

5）DAC8562 模塊主要用于控制程控放大器的倍數(shù)，以便于更加精確地檢測到局放信號。程序流程如圖8 所示。

圖8 FPGA 程序設(shè)計流程

2.2 ARM 處理器程序設(shè)計

特高頻局部放電檢測儀是利用超高頻傳感器來檢測電力變壓器內(nèi)部發(fā)生局部放電時產(chǎn)生的電磁波信號，并能夠清晰地顯示局部放電信號的特征圖。因此，能否準(zhǔn)確地采集到局部放電信號是關(guān)鍵。本程序采用可靈活配置系統(tǒng)參數(shù)的設(shè)計方式，大大提高了在現(xiàn)場較為復(fù)雜的環(huán)境中能夠準(zhǔn)確地采集局放信號的可能性。

在實(shí)際的系統(tǒng)參數(shù)配置過程中，主要是根據(jù)現(xiàn)場實(shí)際情況，選擇調(diào)整特高頻局部放電數(shù)據(jù)采集系統(tǒng)中相關(guān)特性的參數(shù)配置，為了能夠達(dá)到在不同的現(xiàn)場環(huán)境中擁有一個最優(yōu)的參數(shù)配置，來實(shí)現(xiàn)整個系統(tǒng)的軟、硬件運(yùn)行能夠擁有一個較高的準(zhǔn)確性與可靠性的目標(biāo)。其具體的配置流程如圖9 所示。

圖9 ARM 程序流程

3 系統(tǒng)測試

本文設(shè)計與開發(fā)了一套基于Qt 的變壓器狀態(tài)監(jiān)測系統(tǒng)。利用Qt 作為界面主開發(fā)框架，且以串口通信、QCustomPlot、MySQL 數(shù)據(jù)庫等作為輔助支撐，提供擴(kuò)展接口和數(shù)據(jù)協(xié)議接口。在樹莓派一體機(jī)上實(shí)現(xiàn)了特高頻局放信號數(shù)據(jù)的傳輸與數(shù)據(jù)顯示的功能，最終在實(shí)驗(yàn)室條件下，通過打火產(chǎn)生的特高頻局放信號通過特高頻傳感器和設(shè)計的信號處理電路后，將數(shù)據(jù)上傳至上位機(jī)后顯示的界面結(jié)果如圖10所示。由圖可知，設(shè)計的特高頻局放傳感器與信號處理電路能夠準(zhǔn)確地顯示特高頻局部放電的幅值相位圖、相位次數(shù)圖、PRPD 圖、PRPS圖，成功地實(shí)現(xiàn)了對特高頻局部放電的監(jiān)測，為后期的局部放電的模式識別和定位提供了極大的便利。

圖10 特高頻局部放電界面圖

4 結(jié)語

本文提出一種基于FPGA+ARM 的特高頻局部放電檢測儀的設(shè)計。該方法利用FPGA 強(qiáng)大的可編程能力，大大減少了硬件設(shè)計的復(fù)雜度和提高了整個系統(tǒng)運(yùn)行的速度，同時在FPGA 中創(chuàng)新性地設(shè)計了可以靈活控制VGA 大小的DAC8562 模塊，以及可靈活控制濾波程度的FIR 濾波器模塊，為現(xiàn)場復(fù)雜的環(huán)境下準(zhǔn)確檢測到特高頻局放信號提供了保證。同時利用了ARM 在通信、數(shù)據(jù)處理、人機(jī)界面上有很好的表現(xiàn)的特點(diǎn)，大大提高了系統(tǒng)能夠?qū)崟r監(jiān)測的可行性。實(shí)驗(yàn)結(jié)果表明，設(shè)計的特高頻局部放電檢測儀穩(wěn)定性很好，滿足實(shí)際的需求。

注：本文通訊作者為黃榮昌。