雙相機(jī)高速交替成像時(shí)序控制系統(tǒng)*

郝銳敏， 叢 聰， 張 斌， 趙冬娥

(中北大學(xué) 信息與通信工程學(xué)院， 山西 太原 030051)

研究戰(zhàn)斗部破片的空間分布規(guī)律是評(píng)估破片毀傷性能的重要手段， 傳統(tǒng)的測(cè)試方法大體分為接觸式測(cè)試法與非接觸式測(cè)試法[1]. 接觸式測(cè)試法主要是靶板法， 該方法簡(jiǎn)單直觀， 但是測(cè)試精度低、 可靠性差， 已經(jīng)不適應(yīng)當(dāng)今的高精度測(cè)試要求. 非接觸法例如光電管陣列測(cè)量靶、 4光幕靶、 聲靶等也都存在各自的問(wèn)題與局限性[2]. 近年來(lái)， 高速相機(jī)交替測(cè)量法已經(jīng)成功應(yīng)用于彈丸、 破片的空間坐標(biāo)測(cè)試中， 此方法具有精度高、 實(shí)時(shí)性高等優(yōu)點(diǎn)[3]. 而高速相機(jī)作為測(cè)量系統(tǒng)的核心， 其工作狀態(tài)顯得尤為重要， 在此提出一種可以精確控制雙相機(jī)高速交替成像的脈寬可調(diào)、 時(shí)延可調(diào)的時(shí)序脈沖產(chǎn)生系統(tǒng).

1 雙相機(jī)工作原理

將兩臺(tái)相機(jī)放置于垂直于地面的平面， 調(diào)整相機(jī)位置， 使兩臺(tái)相機(jī)的視場(chǎng)交匯， 這樣就形成了測(cè)試系統(tǒng)的靶面， 通過(guò)時(shí)序控制電路控制兩臺(tái)相機(jī)進(jìn)行交替拍攝， 當(dāng)目標(biāo)通過(guò)靶面時(shí)， 兩臺(tái)相機(jī)就會(huì)連續(xù)對(duì)目標(biāo)進(jìn)行拍攝， 獲得圖像信息[4].

1.1 相機(jī)特性

設(shè)計(jì)中所用相機(jī)為DALSA公司的線陣相機(jī)Piranha4， 相機(jī)分辨率為4k， 像素尺寸為10.56 μm×10.56 μm， 具有高靈敏度、 低讀出噪聲、 高動(dòng)態(tài)范圍、 高行頻的特點(diǎn)， 在TDI模式最高行頻達(dá)100 kHz， 面陣模式最高行頻可達(dá)200 kHz[5].

1.2 相機(jī)工作模式

相機(jī)曝光模式由觸發(fā)事件控制. 觸發(fā)事件包括相機(jī)內(nèi)部控制下的內(nèi)觸發(fā)模式， 外部同步信號(hào)控制曝光的外部觸發(fā)， 計(jì)算機(jī)發(fā)送命令的軟觸發(fā). 設(shè)計(jì)中通過(guò)外觸發(fā)方式觸發(fā)相機(jī)， 在該模式下， 外部觸發(fā)信號(hào)控制行周期和曝光時(shí)間. 在時(shí)序控制信號(hào)的上升沿開(kāi)始曝光， 下降沿時(shí)開(kāi)始進(jìn)行像素轉(zhuǎn)移， 時(shí)序脈沖的高電平持續(xù)時(shí)間即為曝光時(shí)間， 脈寬最小為2 μs. 在像素讀出期間， 觸發(fā)信號(hào)的下降沿?zé)o效. 外觸發(fā)時(shí)序圖見(jiàn)圖 1.

圖 1 外觸發(fā)時(shí)序圖Fig.1 Sequence diagram of external triggering

對(duì)于P4相機(jī)， 面陣模式下的數(shù)據(jù)率可以達(dá)到最大. 當(dāng)相機(jī)處于面陣模式時(shí)， 相機(jī)芯片的兩條線同時(shí)曝光. 在觸發(fā)脈沖的第一個(gè)上升沿時(shí)， 兩行線同時(shí)曝光并且數(shù)據(jù)從芯片中讀出. 其中一行數(shù)據(jù)直接由CameraLink數(shù)據(jù)輸出， 另一行數(shù)據(jù)暫時(shí)存儲(chǔ)在相機(jī)緩沖區(qū)中. 下一個(gè)觸發(fā)脈沖信號(hào)并不會(huì)觸發(fā)芯片曝光， 而是用于讓存儲(chǔ)在緩存區(qū)中的數(shù)據(jù)由CameraLink口輸出[6]. 面陣模式時(shí)序圖見(jiàn)圖 2.

圖 2 面陣模式時(shí)序圖Fig.2 Sequence diagram of area mode

2 FPGA設(shè)計(jì)

設(shè)計(jì)選取的FPGA芯片為Xilinx公司的XC6SLX9芯片， 芯片采用45 nm工藝節(jié)點(diǎn)， 顯著降低了靜態(tài)、 動(dòng)態(tài)和I/O功耗， 具有專(zhuān)用的時(shí)鐘布線， 優(yōu)化的邏輯架構(gòu)通過(guò)使用雙寄存器6輸入查找表(LUT)結(jié)構(gòu)能夠最大限度地降低所需的邏輯電平， 從而減少延遲并將系統(tǒng)吞吐量提升達(dá)25%之多[7].

2.1 系統(tǒng)框圖及FPGA信號(hào)功能表

時(shí)序脈沖產(chǎn)生系統(tǒng)總共由3部分組成， 分別是脈沖產(chǎn)生部分、 脈寬調(diào)節(jié)部分及時(shí)延調(diào)節(jié)部分. 系統(tǒng)總體組成框圖如圖 3 所示.

FPGA程序中用到的信號(hào)如表 1 所示.

圖 3 系統(tǒng)組成框圖Fig.3 Block diagram of system

2.2 時(shí)序設(shè)計(jì)

為了使相機(jī)工作在最高行頻200 kHz下， 設(shè)計(jì)兩路頻率均為200 kHz的周期脈沖， 同時(shí)又要滿足相機(jī)最小曝光時(shí)間2 μs， 設(shè)計(jì)脈寬范圍為2～4 μs.

在FPGA內(nèi)部定義兩個(gè)計(jì)數(shù)器， 計(jì)數(shù)器按照時(shí)鐘頻率進(jìn)行計(jì)數(shù)， 由于FPGA芯片的工作頻率為外部晶振提供的50 MHz， 則計(jì)數(shù)器總共需要計(jì)250個(gè)周期才能產(chǎn)生200 kHz的脈沖， 計(jì)數(shù)器從0開(kāi)始計(jì)數(shù)， 當(dāng)計(jì)數(shù)值達(dá)到249之后， 計(jì)數(shù)器重新置0開(kāi)始新一輪計(jì)數(shù)， 以此不斷地產(chǎn)生200 kHz的脈沖， 每50個(gè)計(jì)數(shù)周期對(duì)應(yīng)時(shí)間為1 μs， 令p1_out、 p2_out在0～99之間值為1， 100～249之間值為0， 則可以產(chǎn)生脈寬為2 μs周期為5 μs的兩路脈沖， 同理， 可以實(shí)現(xiàn)脈寬為3 μs, 4 μs的脈沖[8-9]. 脈沖產(chǎn)生流程見(jiàn)圖 4.

圖 4 脈沖產(chǎn)生流程圖Fig.4 Flow chart of pulse generation

2.3 時(shí)延設(shè)計(jì)

為了使相機(jī)實(shí)現(xiàn)先后交替的拍攝， 在兩路脈沖之間設(shè)計(jì)了時(shí)延. 脈沖周期為5 μs， 所以?xún)陕访}沖之間的時(shí)延必須小于5 μs才能保證一臺(tái)相機(jī)在完成一次曝光之后且在第二次曝光還沒(méi)有開(kāi)始之前另一臺(tái)相機(jī)可以完成曝光.

在兩路脈沖之間定義計(jì)數(shù)器， 對(duì)應(yīng)時(shí)間從2～4 μs， 當(dāng)時(shí)延計(jì)數(shù)器計(jì)數(shù)完成之后， 第二路脈沖的計(jì)數(shù)器開(kāi)始計(jì)數(shù)， 這樣， 第二路脈沖的產(chǎn)生較第一路脈沖就會(huì)有2～4 μs的時(shí)延[10].

2.4 按鍵設(shè)計(jì)

為了方便對(duì)輸出脈沖參數(shù)的實(shí)時(shí)調(diào)節(jié)， 外加了一塊按鍵電路， 通過(guò)按鍵電路可以對(duì)兩路脈沖的脈寬及時(shí)延進(jìn)行調(diào)節(jié)， 脈寬、 時(shí)延的調(diào)節(jié)范圍均為2～4 μs， 保證兩臺(tái)相機(jī)隨時(shí)都處于交替拍攝的狀態(tài).

在FPGA程序中利用邊沿檢測(cè)法的原理對(duì)按鍵值進(jìn)行檢測(cè). 通過(guò)按鍵在未按下時(shí)為高電平， 對(duì)應(yīng)值為1； 按下之后為低電平， 對(duì)應(yīng)值為0， 由此與FPGA程序相對(duì)應(yīng)[11]. 物理按鍵存在按鍵抖動(dòng)的現(xiàn)象， 且抖動(dòng)時(shí)間一般在10～20 ms， 所以利用時(shí)鐘的上升沿每隔20 ms對(duì)按鍵值進(jìn)行一次檢測(cè)， 將檢測(cè)到的按鍵值存儲(chǔ)到相應(yīng)寄存器中， 并對(duì)前后兩次存儲(chǔ)的按鍵值進(jìn)行比較， 若前后兩次的按鍵值不同則說(shuō)明按鍵存在抖動(dòng)， 檢測(cè)到的值并不是真實(shí)的按鍵值； 若前后兩次的值均為0則表示按鍵確實(shí)被按下； 若前后兩次的值均為1， 則表示按鍵沒(méi)有被按下[12]. 在程序中， 按鍵值存儲(chǔ)寄存器key[1]， key[2]發(fā)生1到0的變化， 則按鍵1、 按鍵2被按下， 每次按鍵1、 按鍵2被按下時(shí)， 對(duì)應(yīng)脈沖的脈寬都會(huì)以1 μs為單位遞增， 直到達(dá)到其上限值5 μs， 脈寬會(huì)重新返回初始值； 同理， 按鍵3被按下時(shí)， 兩路脈沖之間的時(shí)延以1 μs為單位遞增， 達(dá)到上限值之后返回時(shí)延初始值. 按鍵電路見(jiàn)圖 5. 按鍵設(shè)計(jì)流程見(jiàn)圖 6.

圖 5 按鍵電路圖Fig.5 Diagram of key circuit

圖 6 按鍵設(shè)計(jì)流程圖Fig.6 Flow chart of key design

3 實(shí)驗(yàn)結(jié)果

3.1 軟件仿真結(jié)果

圖 7 仿真波形圖Fig.7 Simulation waveform

在ISE里完成程序編寫(xiě)并編譯通過(guò)后， 編寫(xiě)測(cè)試文件， 調(diào)用Modelsim對(duì)程序進(jìn)行仿真， 觀察波形， 圖 7 中第1行灰色部分為時(shí)鐘信號(hào)， 由于時(shí)鐘信號(hào)頻率過(guò)高， 所以在圖中并不能看到時(shí)鐘的波形， 第2行與第3行分別為第1路脈沖與第2路脈沖的波形， 為了方便觀察， 在Modelsim的波形界面添加兩條分別對(duì)齊波形上升沿的時(shí)間光標(biāo)， 通過(guò)光標(biāo)顯示第一條光標(biāo)時(shí)刻為30 μs， 第二條時(shí)間光標(biāo)的時(shí)刻為35 μs， 則波形的周期為5 μs， 頻率為200 kHz， 再添加一條對(duì)齊第二個(gè)脈沖上升沿的光標(biāo)， 此光標(biāo)時(shí)刻為33 μs， 可知第二路脈沖比第一路脈沖延遲了3 μs， 驗(yàn)證了脈沖頻率及兩路脈沖交替關(guān)系的正確性. 仿真波形如圖 7 所示.

3.2 示波器顯示結(jié)果

在ISE中編寫(xiě)管腳約束、 時(shí)序約束文件， 進(jìn)行布局布線之后將程序通過(guò)JTAG下載到FPGA芯片中， 連接示波器， 由示波器顯示可知兩路脈沖為200 kHz， 初始脈寬為2 μs， 時(shí)延為3 μs， 驗(yàn)證了脈沖頻率及交替的正確性. 示波器波形見(jiàn)圖 8.

圖 8 示波器顯示波形圖Fig.8 Waveform of oscilloscope displaying

3.3 相機(jī)拍攝結(jié)果

通過(guò)時(shí)序控制電路控制兩臺(tái)相機(jī)進(jìn)行拍攝， 1號(hào)脈沖的脈寬為2 μs， 2號(hào)脈沖的脈寬同樣為2 μs， 兩路脈沖之間時(shí)延為3 μs， 保證1號(hào)相機(jī)曝光完成之后， 2號(hào)相機(jī)再進(jìn)行曝光， 如此交替地進(jìn)行連續(xù)拍攝. 調(diào)整后的脈沖由示波器顯示波形可知其正確性. 拍攝完成后， 通過(guò)兩臺(tái)相機(jī)的控制軟件可知， 一號(hào)相機(jī)在3 s內(nèi)拍攝了600 000幀圖片， 每秒拍攝200 000幀， 計(jì)算可知其拍攝頻率為200 kHz； 二號(hào)相機(jī)拍攝設(shè)定的240 000幀圖像的速率為每秒200 000幀， 則2號(hào)相機(jī)的工作頻率同樣為200 kHz， 證明兩臺(tái)相機(jī)在200 kHz的工作頻率下進(jìn)行了連續(xù)交替的拍攝. 搭建的實(shí)驗(yàn)系統(tǒng)如圖 9， 相機(jī)拍攝結(jié)果如圖 10 與圖 11.

圖 9 實(shí)驗(yàn)系統(tǒng)圖Fig.9 Diagram of experiment system

圖 10 一號(hào)相機(jī)拍攝結(jié)果圖Fig.10 Diagram of NO.1 camera shooting result

圖 11 二號(hào)相機(jī)拍攝結(jié)果圖Fig.11 Diagram of NO.2 camera shooting result

4 結(jié) 論

本文提出一種基于FPGA實(shí)現(xiàn)的脈沖參數(shù)可調(diào)節(jié)時(shí)序控制電路并對(duì)相機(jī)進(jìn)行控制. 了解了相機(jī)曝光時(shí)間、 工作頻率等關(guān)鍵性能參數(shù)， 分析了相機(jī)外觸發(fā)模式及面陣模式的工作原理； 詳細(xì)闡述了基于FPGA的脈沖產(chǎn)生、 時(shí)延可調(diào)、 脈寬可調(diào)及按鍵掃描的設(shè)計(jì)思路； 結(jié)合仿真及實(shí)際實(shí)驗(yàn)結(jié)果， 驗(yàn)證了該方法的可行性.

[1] 徐菲. 毀傷威力場(chǎng)測(cè)試系統(tǒng)軟件關(guān)鍵技術(shù)研究[D]. 太原： 中北大學(xué)， 2013.

[2] 陳君， 蘇健軍， 劉吉， 等. 主動(dòng)照明雙相機(jī)交匯法破片空間坐標(biāo)測(cè)試系統(tǒng)研究[J]. 科學(xué)技術(shù)與工程， 2017(7)： 173-176, 187.

Chen Jun, Su Jianjun, Liu Ji, et al. Fragment the space coordinate testing system based on active lighting double camera intersection method[J]. Science Technology and Engineering, 2017(7)： 173-176, 187. (in Chinese)

[3] Jiang Baotan, Pan Zhibin, Qiu Yuehong. Study on the key technologies of a high-speed CMOS camera[J]. Optik International Journal for Light and Electron Optics, 2017, 129： 100-107.

[4] Ignacio B, Javier B, Alfredo G, et al. Efficient smart CMOS camera based on FPGAs oriented to embedded image processing[J]. Sensors, 2011, 11(3)： 2282-2303.

[5] Teledyne DALSA發(fā)布全新高速Piranha4相機(jī)系列[J]. 電子與電腦, 2011(11)： 75.

Teledyne DALSA releases a new high-speed Piranha4 camera series[J]. Electronic and Computer, 2011(11)： 75. (in Chinese)

[6] Chao Zhujun, Chen Liyong, Kui Jiaoying, et al. Image acquisition system design of camera based on FPGA[J]. Applied Mechanicsand Materials, 2015, 3590(668)： 836-839.

[7] 鄒虹， 紀(jì)龍蟄， 邢園丁， 等. 基于FPGA多模時(shí)間同步觸發(fā)系統(tǒng)的研究與設(shè)計(jì)[J]. 測(cè)試技術(shù)學(xué)報(bào)， 2016， 30(2)： 114-119.

Zhou Hong, Ji Long Zhe, Xing Yuan Ding, et al. Research and design of multi-mode time synchronization triggering system based on FPGA[J]. Journal of Test And Measurement Technology, 2016, 30(2)： 114-119. (in Chinese)

[8] 黃磊， 李自田， 孟楠， 等. 高幀頻CCD圖像傳感器驅(qū)動(dòng)時(shí)序設(shè)計(jì)[J]. 電子器件， 2009(2)： 262-264, 268.

Huang Lei, Li Zitian, Meng Nan, et al. Design for CCD image sensor schedule generator with high frame rate[J]. Chinese Journal of Electron Devices, 2009(2)： 262-264, 268. (in Chinese)

[9] 李超， 劉樹(shù)昌， 劉鵬， 等. 外觸發(fā)方式下相機(jī)同步抓拍系統(tǒng)研究[J]. 測(cè)試技術(shù)學(xué)報(bào)， 2014， 28(4)： 339-344.

Li Chao, Liu Shuchang, Liu Peng, et al. Research of camera synchronous capture system under exteral trigger mode[J]. Journal of Test and Measurement Technology, 2014, 28(4)： 339-344. (in Chinese)

[10] 姬先舉， 溫志渝. 基于CPLD的光積分時(shí)間可調(diào)線陣CCD驅(qū)動(dòng)電路設(shè)計(jì)[J]. 傳感器技術(shù)學(xué)報(bào)， 2006(5)： 1781-1784.

Ji Xianju, Wen Zhiyu. Design of linear CCD driving circuit with tunable integration time based on the CPLD[J]. Chinese Journal of Sensor and Actuators， 2006(5)： 1781-1784. (in Chinese)

[11] 王曉磊. 數(shù)字電路解決按鍵抖動(dòng)的問(wèn)題[J]. 民營(yíng)科技， 2011(8)： 35.

Wang Xiaolei. The problem of solving key jitter of digital circuit[J]. Private Technology, 2011(8)： 35. (in Chinese)

[12] 谷長(zhǎng)龍， 李小英. 基于FPGA器件的消除按鍵抖動(dòng)方法研究[J]. 吉林化工學(xué)院學(xué)報(bào)， 2006(3)： 53-55.

Gu Changlong, Li Xiaoying. Methods of eliminating the jitter of keys based on FPGA devices[J]. Journal Of Jilin Institute of Chemical Technology, 2006(3)： 53-55. (in Chinese)