基于QUARTUSⅡ的EDA技術(shù)實(shí)訓(xùn)課教學(xué)模式研究

張建彬

(福州職業(yè)技術(shù)學(xué)院機(jī)器人學(xué)院，福建 福州 350108)

EDA技術(shù)是以大規(guī)模可編程邏輯器件CPLD/FPGA為設(shè)計(jì)載體，利用VHDL語(yǔ)言描述硬件系統(tǒng)邏輯，經(jīng)過(guò)邏輯綜合布線、設(shè)計(jì)仿真等工作，得到設(shè)計(jì)結(jié)果，進(jìn)而完成系統(tǒng)電路設(shè)計(jì)的一種硬件設(shè)計(jì)技術(shù)，在自動(dòng)控制、通信、電子信息等領(lǐng)域中占有重要地位，隨著社會(huì)及技術(shù)市場(chǎng)的快速發(fā)展的，對(duì)EDA人才的需求越來(lái)越多，要求也越來(lái)高。因此，構(gòu)建基于Quartus II的EDA技術(shù)實(shí)訓(xùn)課教學(xué)模式，有利于讓學(xué)生“邊做邊學(xué)”，在學(xué)習(xí)理論知識(shí)的同時(shí)掌握操作技能，最終實(shí)現(xiàn)”教學(xué)做合一“，全面培養(yǎng)學(xué)生的綜合素質(zhì)。

一、現(xiàn)階段EDA技術(shù)教學(xué)模式存在問(wèn)題

(一)EDA理論教學(xué)與實(shí)驗(yàn)教學(xué)課時(shí)比例失衡

EDA技術(shù)是電子、電子信息類、計(jì)算機(jī)等專業(yè)中的基礎(chǔ)課程，具有極強(qiáng)的實(shí)踐性，然而，目前，在大多數(shù)的院校中EDA技術(shù)的理論教學(xué)和實(shí)驗(yàn)教學(xué)的課時(shí)比例明顯不均衡，這種教學(xué)模式使得學(xué)生重理論、輕實(shí)踐，導(dǎo)致學(xué)生對(duì)EDA技術(shù)的理論知識(shí)掌握非常膚淺，且在試驗(yàn)箱的操作、VHDL編程語(yǔ)言的設(shè)計(jì)、系統(tǒng)的調(diào)試與仿真等方面能力非常薄弱，學(xué)生不具備獨(dú)立EDA開(kāi)發(fā)的能力，大大降低了學(xué)生的就業(yè)競(jìng)爭(zhēng)力，難以滿足社會(huì)發(fā)展對(duì)技能型人才的需求。

(二)EDA實(shí)驗(yàn)教學(xué)內(nèi)容陳舊、簡(jiǎn)單

就現(xiàn)階段的EDA實(shí)驗(yàn)教學(xué)而言，教學(xué)內(nèi)容比較陳舊、簡(jiǎn)單，往往是對(duì)教材中例題進(jìn)行簡(jiǎn)單的驗(yàn)證、或?qū)φn后習(xí)題進(jìn)行簡(jiǎn)單操作，實(shí)驗(yàn)的創(chuàng)新性和綜合性不夠，對(duì)于EDA實(shí)驗(yàn)箱的利用率不夠，導(dǎo)致學(xué)生只能照本宣科進(jìn)行實(shí)驗(yàn)操作，實(shí)踐能力和綜合能力不強(qiáng)，使得學(xué)生就業(yè)后的職業(yè)技能難以滿足崗位需求。

二、基于Quartus II的EDA技術(shù)實(shí)訓(xùn)課教學(xué)模式構(gòu)建

(一)構(gòu)建必要性

考慮到學(xué)生就業(yè)需求及企業(yè)發(fā)展對(duì)技能型人才的需求，將EDA技術(shù)的理論教學(xué)與實(shí)驗(yàn)教學(xué)融為一體，利用項(xiàng)目教學(xué)法開(kāi)展實(shí)訓(xùn)課，實(shí)現(xiàn)理實(shí)一體化教學(xué)，讓學(xué)生在實(shí)訓(xùn)課中，通過(guò)具體項(xiàng)目的學(xué)習(xí)，及時(shí)的消化與吸收理論知識(shí)，讓學(xué)生邊做邊學(xué)，掌握Quartus II軟件的基本使用方法，熟悉VHDL語(yǔ)言的輸入，熟練的進(jìn)行程序設(shè)計(jì)、調(diào)試仿真、程序下載，對(duì)于提升學(xué)生專業(yè)技能具有重要意義。

(二)構(gòu)建策略

實(shí)訓(xùn)課教學(xué)設(shè)計(jì)摒棄傳統(tǒng)按照理論知識(shí)教學(xué)先后順序結(jié)構(gòu)開(kāi)展的方式，而是以項(xiàng)目任務(wù)的方式，將所有知識(shí)點(diǎn)融合起來(lái)，讓學(xué)生通過(guò)分組完成任務(wù)的過(guò)程從理論到實(shí)踐、再?gòu)膶?shí)踐回到理論，進(jìn)而形成完整的知識(shí)體系。下面以項(xiàng)目《兩路表決查看器設(shè)計(jì)》實(shí)訓(xùn)課教學(xué)為例進(jìn)行具體分析。

1.教學(xué)設(shè)計(jì)

知識(shí)目標(biāo)：EDA基本設(shè)計(jì)流程；FPGA查找表邏輯結(jié)構(gòu)；CPLD邏輯陳列概念；VHDL語(yǔ)言的結(jié)構(gòu)和實(shí)體；VHDL原理圖輸入設(shè)計(jì)。

能力目標(biāo)：能使用VHDL語(yǔ)言完成兩路表決器的設(shè)計(jì)，并能采用異步時(shí)序邏輯電路和元件例化語(yǔ)句進(jìn)行加法器、分頻器、計(jì)數(shù)器及數(shù)碼管顯示器的驅(qū)動(dòng)設(shè)計(jì)。

2.教學(xué)過(guò)程

教師根據(jù)項(xiàng)目?jī)?nèi)容，為學(xué)生準(zhǔn)備實(shí)訓(xùn)項(xiàng)目任務(wù)指導(dǎo)書(shū)和相關(guān)資料，布置項(xiàng)目任務(wù)，將學(xué)生進(jìn)行分組，并對(duì)項(xiàng)目任務(wù)進(jìn)行劃分：

任務(wù)1：掌握CPLD工作原理。

任務(wù)2：掌握FPGA工作原理。

任務(wù)3：采用VHDL語(yǔ)言編程，點(diǎn)亮一盞LED燈，并完成時(shí)序仿真、功能仿真、程序下載、硬件測(cè)試等流程。

任務(wù)4：設(shè)計(jì)兩路表決查看器。

在將任務(wù)細(xì)分之后，學(xué)生以分工的形式進(jìn)行搜集資料，并進(jìn)行消化吸收，在完成每個(gè)人的任務(wù)之后進(jìn)行組內(nèi)相互交流，共同制定項(xiàng)目實(shí)施方案。學(xué)生按照方案計(jì)劃，獨(dú)立的完成工作任務(wù)。每個(gè)小組選派一名同學(xué)上臺(tái)展示本小組的實(shí)施方案，通過(guò)教師點(diǎn)評(píng)、生生互評(píng)，發(fā)現(xiàn)方案中存在問(wèn)題，并通過(guò)師生共同討論解決問(wèn)題。學(xué)生按照改進(jìn)方案，進(jìn)一步完善本小組的設(shè)計(jì)方案。教師根據(jù)學(xué)生仙姑完成情況，對(duì)于學(xué)生存在的共性問(wèn)題進(jìn)行重點(diǎn)講解。

3.教學(xué)評(píng)價(jià)

實(shí)訓(xùn)課教學(xué)評(píng)價(jià)改變傳統(tǒng)紙質(zhì)考試的方式，注重過(guò)程化的考核和成績(jī)的綜合評(píng)定。課程實(shí)訓(xùn)課總成績(jī)由50%實(shí)訓(xùn)成績(jī)+40%期末考試成績(jī)+10%平時(shí)成績(jī)組成。

其中，實(shí)訓(xùn)成績(jī)包括學(xué)生對(duì)理論知識(shí)的掌握程度、實(shí)驗(yàn)操作技能的熟練程度、小組團(tuán)隊(duì)協(xié)作程度、個(gè)人獨(dú)立完成項(xiàng)目程度等方面內(nèi)容，對(duì)學(xué)生進(jìn)行綜合性評(píng)價(jià)，從而推進(jìn)學(xué)生專業(yè)技能的整體提高。

三、結(jié)語(yǔ)

綜上所述，構(gòu)建基于Quartus II開(kāi)發(fā)環(huán)境下的EDA技術(shù)實(shí)訓(xùn)課教學(xué)模式，有利于加深學(xué)生對(duì)EDA開(kāi)發(fā)流程的理解，改變以往理論教學(xué)與實(shí)踐教學(xué)嚴(yán)重脫離的現(xiàn)象，讓學(xué)生通過(guò)編程設(shè)計(jì)、實(shí)驗(yàn)測(cè)試、優(yōu)化仿真等一系列操作，不斷提高自身EDA技術(shù)的設(shè)計(jì)開(kāi)發(fā)和調(diào)試分析能力，為學(xué)生以后從事電子產(chǎn)品開(kāi)發(fā)累積豐富的編程經(jīng)驗(yàn)，從而滿足社會(huì)及企業(yè)發(fā)展對(duì)技能型人才的需求。