數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)

王俊博

摘 要：為了使數(shù)字信號(hào)處理能有更好的發(fā)展，應(yīng)認(rèn)識(shí)到FPGA對(duì)于數(shù)據(jù)信息領(lǐng)域發(fā)展的重要性，并能結(jié)合數(shù)字信號(hào)處理特點(diǎn)以及數(shù)據(jù)信息領(lǐng)域發(fā)展趨勢(shì)，制定科學(xué)的FPGA應(yīng)用方案，提升數(shù)字信號(hào)處理質(zhì)量。本文就FPG下的數(shù)字信號(hào)處理技術(shù)進(jìn)行了分析。

關(guān)鍵詞：信號(hào)處理；FPGA；電子；數(shù)據(jù)

信息技術(shù)已經(jīng)成為了推動(dòng)現(xiàn)代社會(huì)發(fā)展的關(guān)鍵力量，尤其是在信息技術(shù)價(jià)值、作用有明顯提升之后，也更需要相應(yīng)配套技術(shù)能有良好發(fā)展。而基于FPGA技術(shù)的數(shù)字信號(hào)處理就是其中的突出代表，使得數(shù)據(jù)信息領(lǐng)域能有更好的發(fā)展。

1 DSP以及FPGA分析

在現(xiàn)代信息領(lǐng)域當(dāng)中，DSP技術(shù)有著功耗偏低、運(yùn)行處理速度快、集成度高以及性?xún)r(jià)比良好的優(yōu)勢(shì)，也正因?yàn)镈SP技術(shù)的這些特點(diǎn)，使得DSP技術(shù)在現(xiàn)代軍事領(lǐng)域、民用領(lǐng)域以及工業(yè)領(lǐng)域中逐漸承擔(dān)了越來(lái)越多的任務(wù)。尤其是在當(dāng)代信息技術(shù)產(chǎn)業(yè)當(dāng)中，各種通信系統(tǒng)均發(fā)生了較大變化，逐漸從硬件定義朝向軟件定義方面發(fā)展，而在轉(zhuǎn)變過(guò)程中DSP技術(shù)則發(fā)揮出了關(guān)鍵性的推動(dòng)力，也通過(guò)DSP技術(shù)的運(yùn)用使得軟件類(lèi)型無(wú)線(xiàn)電發(fā)展有了更為堅(jiān)實(shí)的基礎(chǔ)。

從當(dāng)前DSP技術(shù)使用范圍來(lái)看，這種DSP技術(shù)可以劃分為DSP以及專(zhuān)項(xiàng)DSP2兩種類(lèi)型。通常DSP技術(shù)的運(yùn)行算法是利用可編程類(lèi)型的DSP設(shè)備來(lái)實(shí)現(xiàn)低速率狀態(tài)下的應(yīng)用，而當(dāng)使用專(zhuān)用類(lèi)型的DSP芯片組件以及專(zhuān)用類(lèi)型電路之后則能運(yùn)行速率更高化發(fā)展。而在DSP技術(shù)使用中，F(xiàn)PGA器件發(fā)揮了突出的作用，這一器件作為DSP技術(shù)運(yùn)行中的專(zhuān)用芯片，使得DSP技術(shù)功能作用得到更好的發(fā)揮?，F(xiàn)代FPGA器件通?？梢詣澐譃榫?xì)顆粒結(jié)構(gòu)類(lèi)型以及粗顆粒類(lèi)型兩種結(jié)構(gòu)，這兩種結(jié)構(gòu)在實(shí)際運(yùn)用中具有不同特點(diǎn)。粗顆粒類(lèi)型的器件從結(jié)構(gòu)以及作用方面來(lái)看，具有邏輯單元數(shù)量較多，但是處理功能較弱，目前大部分的FPGA器件均采用了粗顆粒結(jié)構(gòu)。比如Xilinx系列設(shè)備當(dāng)中的邏輯單元當(dāng)中往往包括了2個(gè)4輸入搜索表、一個(gè)3輸入搜索表、2個(gè)觸發(fā)器以及一定數(shù)量的通道連線(xiàn)。而以SRAM為基礎(chǔ)的FPGA技術(shù)從其運(yùn)行質(zhì)量方面來(lái)看則和ASIC當(dāng)中定制功能較為形似的優(yōu)點(diǎn)，同時(shí)也使得ASIC方面開(kāi)發(fā)成本高、成品完成制造后都不能進(jìn)行相應(yīng)修改的缺陷得到了完善。

2 FPGA器件在DSP當(dāng)中的運(yùn)

和常規(guī)類(lèi)型的DSP技術(shù)解決方案相對(duì)比，F(xiàn)PGA器件在保證了其運(yùn)靈活性的條件下，使得相應(yīng)設(shè)備具有更強(qiáng)的性能。當(dāng)前數(shù)據(jù)信息領(lǐng)域中，可以使用硬件來(lái)進(jìn)行語(yǔ)言描述，進(jìn)而對(duì)DSP的宏觀(guān)功能進(jìn)行定義，這樣也就能完成串行以及并行FIR濾波器設(shè)備、復(fù)數(shù)以及浮點(diǎn)運(yùn)算、FFT等眾多DSP功能。DSP當(dāng)中的宏觀(guān)功能也已經(jīng)依設(shè)備器件的具體結(jié)構(gòu)特點(diǎn)完成了相應(yīng)優(yōu)化，讓用戶(hù)能更為便捷的使用這些器件來(lái)完成自己的設(shè)計(jì)。

2.1 FFT技術(shù)分析

通過(guò)FFT技術(shù)的運(yùn)用，能將相應(yīng)信號(hào)從時(shí)域當(dāng)中轉(zhuǎn)換到頻域當(dāng)中，在無(wú)線(xiàn)通信領(lǐng)域、語(yǔ)音識(shí)別領(lǐng)域、噪音識(shí)別領(lǐng)域以及頻譜分析領(lǐng)域中應(yīng)用較多。這種FFT技術(shù)在使用中主要運(yùn)用了頻率抽取類(lèi)型的算法，并且在運(yùn)行中以雙儲(chǔ)存器作為基礎(chǔ)結(jié)構(gòu)，這兩個(gè)儲(chǔ)存器分別被命名為右儲(chǔ)存器以及左儲(chǔ)存器，在對(duì)數(shù)據(jù)信息進(jìn)行處理的過(guò)程中，信息數(shù)據(jù)會(huì)從一個(gè)儲(chǔ)存器當(dāng)中被讀出，之后經(jīng)過(guò)蝶形運(yùn)算處理之后存儲(chǔ)到另一個(gè)儲(chǔ)存器當(dāng)中，從而完成整個(gè)數(shù)據(jù)從處理到儲(chǔ)存的全過(guò)程。為了能讓數(shù)據(jù)信息的吞吐量增加，F(xiàn)FT技術(shù)在使用中利用了3個(gè)存貯設(shè)備，使得蝶形運(yùn)算數(shù)據(jù)信息的系數(shù)能在存放方面有更好的質(zhì)量。為了讓存貯器能有更為靈活的特性，需要設(shè)備用戶(hù)能自己進(jìn)行存貯設(shè)備以及I/O接口，這樣才能適應(yīng)不同環(huán)境的相應(yīng)需要，設(shè)計(jì)人員在實(shí)際設(shè)計(jì)中既可以采用FGPA片當(dāng)中的RAM，同時(shí)也可使用片外的RAM。

2.2 FIR濾波器分析

AlteraDSP宏功能的FIR濾波器模塊包括8、16、24、32和64抽頭并行和串行FIR濾波器，濾波器系數(shù)的數(shù)據(jù)寬度可由用戶(hù)定義。圖2是圖形編輯器中8抽頭并行FIR濾波器的表示符，設(shè)計(jì)者可調(diào)用該符號(hào)完成一個(gè)8抽頭FIR濾波器的設(shè)計(jì)。

3 可再配置計(jì)算分析

盡管ASIC的速度非常快，但它只能實(shí)現(xiàn)某種特定的功能，設(shè)計(jì)完成后不能再對(duì)其進(jìn)行改動(dòng)，其靈活性和通用性受到限制；可編程DSP處理器雖然能夠按照不同的算法完成相應(yīng)的處理和控制操作，但性能相對(duì)較低?！翱稍倥渲糜?jì)算”可視為ASIC和可編程處理器的混合體，它綜合了二者的優(yōu)點(diǎn)。FPGA是實(shí)現(xiàn)可再配置計(jì)算的核心，基于SRAM結(jié)構(gòu)的FPGA器件可以很容易地通過(guò)重新下載數(shù)據(jù)來(lái)更改功能，這樣就將多項(xiàng)工作利用同一個(gè)硅片以時(shí)分的形式分別完成。對(duì)FPGA器件進(jìn)行再配置時(shí)需要花費(fèi)時(shí)間，這是因?yàn)橄蜻壿媶卧螺d數(shù)據(jù)時(shí)，邏輯單元處于不工作狀態(tài)。值得一提的是，Xilinx6200系列和國(guó)家半導(dǎo)體公司的CLA芯片允許對(duì)FPGA內(nèi)部指定區(qū)域進(jìn)行再配置，這種部分再配置功能只向選定區(qū)域下載數(shù)據(jù)而不影響其它部分的工作。

4 需要解決的問(wèn)題分析

4.1 并行處理與串行處理分析

不同的應(yīng)用領(lǐng)域，對(duì)數(shù)字信號(hào)處理速度和成本的要求也不相同，F(xiàn)PGA器件能夠以最寬的動(dòng)態(tài)范圍滿(mǎn)足各種需求。對(duì)于FIR濾波器而言，可以采用2種設(shè)計(jì)思路，一種思路是將設(shè)計(jì)重點(diǎn)放在處理速度上，旨在達(dá)到較高的MSPS值，滿(mǎn)足高速應(yīng)用，另外一種思路是將設(shè)計(jì)重點(diǎn)定位于FPGA芯片的資源使用率上，以較低的成本滿(mǎn)足對(duì)低速處理的要求。實(shí)現(xiàn)這2種設(shè)計(jì)思想的途徑是分別采用并行處理和串行處理結(jié)構(gòu)。

4.2 有限字長(zhǎng)的影響分析

在系統(tǒng)設(shè)計(jì)時(shí)，無(wú)論是采用通用DSP芯片還是采用FPGA器件，都必須考慮有限字長(zhǎng)的影響，它主要給系統(tǒng)帶來(lái)三方面的誤差：輸入量化誤差、系數(shù)量化誤差和運(yùn)算量化誤差。

在數(shù)字信號(hào)處理中經(jīng)常需要進(jìn)行乘法運(yùn)算，采用FPGA器件將2個(gè)N位字長(zhǎng)的二進(jìn)制數(shù)做乘法運(yùn)算，乘法器結(jié)果輸出一般用2N位字長(zhǎng)表示，這就需要舍位處理，然后再進(jìn)行下一步運(yùn)算，否則最終結(jié)果的數(shù)據(jù)寬度是難以想象的。但是舍位就引入了誤差，可以將這種誤差稱(chēng)為運(yùn)算噪聲。對(duì)于計(jì)算FFT或FIR濾波器而言，運(yùn)算噪聲影響系統(tǒng)的性能；對(duì)于自適應(yīng)信號(hào)處理器而言，這種噪聲可能會(huì)減緩權(quán)值的收斂速度，嚴(yán)重時(shí)甚至使權(quán)值發(fā)散，導(dǎo)致系統(tǒng)崩潰。因此，為了得到精確的結(jié)果，一方面可以選用合適的運(yùn)算結(jié)構(gòu)，盡量減少有限字長(zhǎng)效應(yīng)，另一方面可以采用合適的字長(zhǎng)以降低運(yùn)算噪聲。FPGA器件的字長(zhǎng)可以根據(jù)需要任意指定，但字長(zhǎng)越大，占用的片內(nèi)資源就越多，編譯、仿真時(shí)間和系統(tǒng)成本也會(huì)因之而上升。

5 結(jié)束語(yǔ)

FPGA器件在使用的時(shí)候表現(xiàn)出了運(yùn)行速度快、設(shè)備成本低、實(shí)時(shí)性強(qiáng)、靈活度高的優(yōu)勢(shì)，這也能讓信號(hào)處理領(lǐng)域的各項(xiàng)工作得到更好發(fā)展，在FPGA的進(jìn)一步發(fā)展中也開(kāi)始逐漸取代了DSP芯片而被當(dāng)作DSP芯片的協(xié)處類(lèi)型處理器使用。為了讓信息領(lǐng)域有更好的發(fā)展，應(yīng)做好先進(jìn)技術(shù)完善、發(fā)展工作，推動(dòng)信息領(lǐng)域向前發(fā)展。

參考文獻(xiàn)

[1]蔣松，藍(lán)愛(ài)蘭，閻敬業(yè)，等.AgileDARN雷達(dá)數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)[J].遙感技術(shù)與應(yīng)用，2017（6）：1064-1070.

[2]王俊，趙志鵬，張玉璽，等.一種多DSP和FPGA并行處理系統(tǒng)及實(shí)現(xiàn)方法：CN103885919B[P].2017.

[3]唐偉偉.基于FPGA和DSP的船舶導(dǎo)航雷達(dá)數(shù)字信號(hào)處理機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[D].南京信息工程大學(xué)，2016.

[4]賁廣利，王永成，徐東東，等.以太網(wǎng)數(shù)傳系統(tǒng)在FPGA上的實(shí)現(xiàn)[J].液晶與顯示，2017，32（8）：607-613.