基于FPGA的SD-SDI視頻傳輸系統(tǒng)設(shè)計

劉梁然，何宇奇，周寬

（中國電子科技集團公司第十一研究所北京100015）

基于FPGA的SD-SDI視頻傳輸系統(tǒng)設(shè)計

劉梁然，何宇奇，周寬

（中國電子科技集團公司第十一研究所北京100015）

在紅外成像處理技術(shù)方案中，現(xiàn)如今比較成熟的紅外圖像處理設(shè)計是基于FPGA（Field－Programmable Gate Array，現(xiàn)場可編程門陣列）+Nios軟核的構(gòu)架，經(jīng)過處理的紅外視頻信號既可以轉(zhuǎn)化成模擬視頻輸出，也可以根據(jù)系統(tǒng)的需要轉(zhuǎn)換成其他數(shù)字視頻格式輸出。本文提出了一種基于FPGA的標清SDI（Standard Definition-Serial Digital Interface）視頻傳輸系統(tǒng)設(shè)計。該設(shè)計采用FPGA實現(xiàn)SDI標準時序設(shè)計，結(jié)合外部線纜驅(qū)動的方式完成SDI圖像數(shù)據(jù)的傳輸。FPGA采用Altera公司的EP3S系列芯片。實驗調(diào)試結(jié)果表明，SD-SDI數(shù)字視頻信號處理及傳輸工作穩(wěn)定可靠，目前已應(yīng)用于實際工程當中。

SD-SDI；FPGA；VHDL；LVDS

紅外成像設(shè)計常用模擬視頻輸出以便在監(jiān)視器上直接成像觀看，為了將現(xiàn)有模擬視頻系統(tǒng)接入到數(shù)字串行視頻系統(tǒng)，需要將模擬視頻轉(zhuǎn)換成SDI信號。SDI接口作為當前主要的數(shù)字視頻外部接口，可以實時地傳送無壓縮的視頻數(shù)據(jù)，其高質(zhì)量的視頻信號，對我國視頻監(jiān)控系統(tǒng)及廣電設(shè)備而言具有重要作用。目前，國際上如NS、GENNUM公司針對廣電行業(yè)的SDI芯片種類繁多，但價格普遍較高。一方面采用這種專用的SDI轉(zhuǎn)換芯片實現(xiàn)SDI視頻接口的方案對于安防行業(yè)來說并不太合適。安防產(chǎn)品出貨量大，對成本控制非常嚴格。同時鑒于安防領(lǐng)域?qū)Φ统杀維DI標準視頻接口的要求。另一方面在紅外成像處理設(shè)計中，基于FPGA+Nios軟核的構(gòu)架，可以利用FPGA來實現(xiàn)SDI標準的視頻輸出，減少其他視頻轉(zhuǎn)換芯片的使用而節(jié)約成本和減少硬件設(shè)計空間。本文提出了一種以FPGA作為視頻接口轉(zhuǎn)換芯片的更加靈活的低成本解決方案。該方案采用FPGA內(nèi)部邏輯資源實現(xiàn)SDI標準時序，并結(jié)合外部線纜驅(qū)動的方式實現(xiàn)SDI視頻數(shù)據(jù)的傳輸。

1 系統(tǒng)總體結(jié)構(gòu)

本文提出的SDI視頻傳輸系統(tǒng)以Altera公司的一款EP3S系列FPGA作為核心器件，采用VHDL語言生成ITU-R BT656格式的并行測試圖像數(shù)據(jù)，然后實現(xiàn)數(shù)據(jù)的并串轉(zhuǎn)換以及SDI信號編碼，最后FPGA輸出的串行數(shù)據(jù)經(jīng)過線路驅(qū)動輸出幅度為800 mV的標準SDI信號。

SDI接口采用75歐同軸電纜傳輸未經(jīng)壓縮的數(shù)字視頻信號，在SMPTE259M中規(guī)定了A、B、C、D 4種標準，傳輸速率分別為143 Mbit/s、177 Mbit/s、270 Mbit/s、360 Mbit/s，其中最常見的是270Mbit/s[1]。本文實現(xiàn)的SD-SDI視頻傳輸方案符合SMPTE259M LEVELC標準，數(shù)據(jù)傳輸速率270 Mbit/s[1]。系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示。

圖1 系統(tǒng)總體結(jié)構(gòu)框圖

本文提出的SDI視頻傳輸系統(tǒng)包括軟件設(shè)計和硬件設(shè)計兩部分。軟件設(shè)計包括采用VHDL語言生成測試圖像數(shù)據(jù)，完成并行數(shù)據(jù)的并串轉(zhuǎn)換以及SDI信號編碼。硬件設(shè)計完成對FPGA輸出差分信號的線纜驅(qū)動。本設(shè)計中并串轉(zhuǎn)換模塊的讀存儲器時鐘為270 MHz，而Altera公司 EP3S系列 FPGA內(nèi)嵌SRAM支持最高600 M時鐘的讀寫操作，LVDS接口支持最高800 MHz速率的數(shù)據(jù)傳輸，因此完全滿足設(shè)計要求。另外，由于FPGA引腳輸出的差分信號滿足ANSI/TIA/EIA-644 LVDS標準，與SDI接口遵循的SMPTE259M標準不兼容，因而需要對其進行線纜驅(qū)動，以滿足SDI視頻采集卡的接收要求。具體設(shè)計方案見第2節(jié)。

2 系統(tǒng)具體設(shè)計

2.1 軟件設(shè)計

本設(shè)計首先采用VHDL語言生成ITU-R BT656格式的并行測試圖像數(shù)據(jù)流[2]，每行的數(shù)據(jù)結(jié)構(gòu)如圖2所示。

圖2 ITU-R BT656格式數(shù)據(jù)流

數(shù)據(jù)流數(shù)據(jù)寬度為10 bit，包含4:2:2的YCbCr視頻數(shù)據(jù)，并內(nèi)嵌有水平同步控制信號。一幀測試圖像數(shù)據(jù)包含625行，每行1728 bit。其中23～310行是偶場視頻數(shù)據(jù)，336～623行是奇場視頻數(shù)據(jù)，其余為垂直控制信號[2]。視頻信號排列順序為Cb-Y-Cr-Y。SAV（有效視頻起始）和EAV（有效視頻結(jié)束）信號有3個字節(jié)的前導:3FF、000、000，最后1個字節(jié)的XY表示該行位于整個數(shù)據(jù)幀的位置及如何區(qū)分SAV、EAV[3]。一幀當中每行的SAV和EAV在數(shù)據(jù)流中的定義如表1所示:

表1 SAV和EAV在數(shù)據(jù)流各行中的定義

圖像數(shù)據(jù)的并串轉(zhuǎn)換仍然采用VHDL語言實現(xiàn):在FPGA內(nèi)部，并串轉(zhuǎn)換模塊將滿足ITU656標準的并行數(shù)據(jù)流在字節(jié)時鐘（27 MHz）的控制下并行寫入移位寄存器，然后在位時鐘（270 MHz）的控制下串行讀出，完成并串轉(zhuǎn)換，產(chǎn)生270 Mbps的串行圖像數(shù)據(jù)流。

最后，串行數(shù)據(jù)再通過SDI信號編碼——擾碼和NRZ-NRZI編碼轉(zhuǎn)換為SDI視頻數(shù)據(jù)。擾碼操作先將信號編碼為NRZ（不歸零）擾碼信號，再把NRZ擾碼信號轉(zhuǎn)換成對電平極性不敏感、只對電平極性變換敏感的NRZI（倒相不歸零）信號。

在數(shù)據(jù)傳輸時，首先需要通過生成多項式（1）的計算:

形成NRZ（不歸零）信號。目的是重新排列串行數(shù)據(jù)流，減小長串的連“0”和連“1”，從而使電平跳變多、時鐘信息豐富。其次，串行數(shù)據(jù)中如果“0”電平或“1”電平持續(xù)的次數(shù)過多的話，在接收端不利于從接收數(shù)據(jù)信號中恢復時鐘信號。因此利用生成多項式（2）對NRZ信號作第2次計算:

得到NRZI（倒相不歸零）信號。

擾碼模塊的原理圖框圖如圖3所示[3]。

圖3 SDI擾碼原理框圖

2.2 硬件設(shè)計

經(jīng)過擾碼形成的SDI數(shù)據(jù)流通過FPGA的LVDS引腳以差分信號形式輸出，然后進行線纜驅(qū)動。線路驅(qū)動選用國家半導體公司的CLC001芯片，該芯片采用3.3 V電源供電。該芯片專為SMPTE 259M串行數(shù)字視頻和ITU-TG.703串行數(shù)據(jù)傳輸而設(shè)計，在75 Ω同軸線纜上最高傳輸速率可達622 Mbps。CLC001輸出電壓幅度可以通過調(diào)節(jié)一個外部參考電阻的阻值來改變，該電阻的典型值為1.91 kΩ（輸出幅值800 mV）或為1.5 kΩ（輸出幅值1 000 mV）。線路驅(qū)動電路只需要CLC001和幾個外部電阻、電容即可，原理圖如圖4所示。

圖4 線纜驅(qū)動原理圖

3 實際應(yīng)用與測試

本設(shè)計采用ADLINK公司的型號為PCIe-2602的SDI視頻采集卡進行圖像顯示測試。經(jīng)過測試，本系統(tǒng)能夠以25幀/s的速率發(fā)送720*576分辨率的標清SDI視頻圖像，并在PC機上正確顯示。從測試結(jié)果可以看出圖像清晰穩(wěn)定，顯示效果良好。

圖5 SDI視頻圖像顯示效果圖

4 結(jié)論

本文設(shè)計并實現(xiàn)了一種基于FPGA的SD-SDI視頻傳輸系統(tǒng)。經(jīng)測試該系統(tǒng)具有低功耗、低成本、設(shè)計靈活、設(shè)計周期短等一系列特點，成像效果清晰、穩(wěn)定，能滿足視頻監(jiān)控場合的應(yīng)用。由于該設(shè)計采用FPGA實現(xiàn)視頻時序，在以Channallink接口輸出LVDS差分信號的系統(tǒng)中，都可以通過以更改軟件程序并外接線纜驅(qū)動的方式實現(xiàn)SDI接口標準的視頻輸出，具有很實際的工程意義。目前該設(shè)計已應(yīng)用于實際工程當中。

[1]聶楊，陶慶肖.基于FPGA的模擬視頻轉(zhuǎn)SDI的轉(zhuǎn)換器設(shè)計與實現(xiàn)[J].電子產(chǎn)品世界，2013（3）：54-56.

[2]ITU-RBT.656，Interfacefor digital component video signals in 525-line and 625-line television systems operating at the 4:2:2 Level of Recommendation ITURBT.601[S].2010.

[3]SMPTE-259M，Television10bit4:2:2 component and 4FSC composite digital signal serial interface[S].2011-03.

[4]徐大鵬，孫海江.HD-SDI視頻嵌入式圖像采集系統(tǒng)設(shè)計[J].計算機測量與控制，2015，23（9）：16-20.

[5]李鴻強，苗長云.高清晰度數(shù)字視頻SDI卡的設(shè)計[J].電子器件，2012，24（10）：24-27.

[6]陳東成，朱明，郝志成.基于FPGA的Camera Link轉(zhuǎn)HD-SDI接口轉(zhuǎn)換系統(tǒng)[J].液晶與顯示，2014，（6）：66-69.

[7]田佳天.基于FPGA的高清SDI測試信號源的硬件設(shè)計與實現(xiàn)[D].北京：北京郵電大學，2011.

[8]朱超，劉艷瀅，董月芳.基于FPGA的SDI到Camera Link視頻接口轉(zhuǎn)換系統(tǒng)設(shè)計[J].測控技術(shù)，2011，30（2）:15-29.

[9]楊潤利，宋文生，周宇，等.基于FPGA的3G/HD/SD-SDI信號光纖傳輸系統(tǒng)的設(shè)計[J].電子產(chǎn)品世界，2015，22（9）：36-42.

[10]梁國龍，何丁龍，張磊.Camera Link Full至HDSDI接口的高清傳輸顯示系統(tǒng)[J].液晶與顯示，2016（4）：36-40.

[11]楊帆.基于FPGA的SDI接口的研究與開發(fā)[D].天津：天津理工大學，2010.

[12]黃隸凡，鄭學仁.基于FPGA的三速SDI設(shè)計[J].電視技術(shù)，2011，35（3）：13-18.

[13]岳元，彭量節(jié).SDI紅外圖像在火炮光電跟蹤系統(tǒng)中的應(yīng)用[J].激光與紅外 2016，46（8）：1024-1027.

[14]楊洋.基于FPGA的4路HD-SDI光纖傳輸系統(tǒng)[J].光通信技術(shù)，2015，39（5）：97-103.

[15]蘇建，林水生.基于FPGA的SDI接口設(shè)計[J].中國有線電視，2015（24）：62-68.

[16]李彥迪，金偉正，王丹.基于FPGA的HD-SDI編解碼技術(shù)的研究與開發(fā)[J].電子技術(shù)應(yīng)用，2012（12）：16-21.

[17]黨俊博，李哲，李雅俊.基于FPGA的串口通信電路設(shè)計與實現(xiàn)[J].電子科技，2016（7）:106-109.

[18]羅帥，徐進，夏杰，等.一種光纖數(shù)據(jù)采集系統(tǒng)的設(shè)計[J].西安工程大學學報，2016（3）：312-315.

[19]嚴明，李斌康，郭明安，等.高速光電探測器陣列實時信號處理系統(tǒng)[J].現(xiàn)代應(yīng)用物理，2014（4）：316-321.

FPGA-based SD-SDI transmission system design

LIU Liang-ran，HE Yu-qi，ZHOU Kuan
（Eleventh Research Institute of China Electronics Technology Group Corporation，Beijing100015，China）

In the technical scheme of infrared imaging processing，now more mature design of infrared image processing is based on FPGA（field programmable Gate Array field programmable gate array）architecture of+Nios core，through the infrared video signal processing can be transformed into analog video output，can be converted into other digital video format output according to the needs of the system.The system of FPGA-Based standard definition SDI transmission presented in this article.The system uses FPGA to achieve the SDI standard timing design，completing the transmission of SDI image data by the way of combined with the external cable driven.FPGA uses EP3S company’s Altera series chip.The experimental results show that the SD-SDI digital video signal processing and transmission is stable and reliable.It has been applied in practical engineering.

SD-SDI；FPGA；VHDL；LVDS

TN911.72

A

1674-6236（2017）23-0094-03

2016-10-18稿件編號：201610090

劉梁然（1991—），男，四川眉山人，助理工程師。研究方向：紅外探測器成像電路設(shè)計。