非連續(xù)平面結(jié)構(gòu)的電源完整性研究

（中國(guó)電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081）

非連續(xù)平面結(jié)構(gòu)的電源完整性研究

尹學(xué)全，江肖力，韓 威，魏 浩

（中國(guó)電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081）

針對(duì)封裝級(jí)多電源分配網(wǎng)絡(luò)的噪聲隔離難題，對(duì)封裝級(jí)電源非連續(xù)平面結(jié)構(gòu)的電源完整性進(jìn)行了研究。建立了基于非正交三維空間變換的電源非連續(xù)平面結(jié)構(gòu)等效電路模型，并運(yùn)用保角變換等共形映射的方法進(jìn)行了分離單元間互耦電容和電感的提取?；诒疚慕⒌碾娐纺Ｐ团c提取的電路參數(shù)計(jì)算結(jié)果，設(shè)計(jì)了表貼式去耦電容的拓?fù)浞桨浮Ｗ詈?，基于上述理論模型，采用LTCC技術(shù)和SiP封裝技術(shù)，成功研制出了一款集成多電源的多功能模塊。實(shí)測(cè)結(jié)果表明，研制出的模塊的電源紋波小于10 mV，噪聲隔離性能優(yōu)異。

電源完整性；多電源分配網(wǎng)絡(luò)；微元等效電路；保角變換；去耦網(wǎng)絡(luò)；電源紋波抑制

目前，電源分配網(wǎng)絡(luò)(Power Distribution Network, PDN)設(shè)計(jì)技術(shù)已成為混合信號(hào)系統(tǒng)設(shè)計(jì)的關(guān)鍵技術(shù)之一[1-4]。隨著電子信息系統(tǒng)不斷朝著小型化、高可靠性、高性能、低成本方向發(fā)展，對(duì)PDN的電源完整性提出了更高要求[5-6]。作為芯片級(jí)封裝的核心部件，電源分配網(wǎng)絡(luò)的輸入阻抗特性及噪聲的隔離度是衡量電源完整性的主要指標(biāo)[7]。

對(duì)于微小型電子器件的PDN設(shè)計(jì)，增大其等效電路中的并聯(lián)電容，能夠降低寬頻帶范圍內(nèi)PDN阻抗，從而隔離噪聲。并聯(lián)電容的添加方式有電源平面結(jié)構(gòu)分割、嵌入式電容集成[8]和表貼式去耦電容焊接[9]等。

建立PDN等效電路，是實(shí)現(xiàn)最優(yōu)電容添加方案，進(jìn)而實(shí)現(xiàn)PDN網(wǎng)絡(luò)低阻抗的先決條件。

2011年，Jingook等[10]建立了一種多層PCB通孔結(jié)構(gòu)中電源總線的等效電路模型，用于計(jì)算和分析板級(jí)PDN連續(xù)結(jié)構(gòu)的阻抗等電路參數(shù)。

2014年，Zhao等[11]建立了一種基于mesh網(wǎng)格劃分的單電源分布網(wǎng)絡(luò)等效電路模型，用于提高大電流密度的TSV三維連接結(jié)構(gòu)芯片可靠性。2017年，Nayak等[12]提出了一種基于非正交 2.5維空間變換和微單元分割的等效電路模型建立方法，用于分析封裝級(jí)的電源完整性。

但是，上述方法均沒(méi)有建立封裝級(jí)電源非連續(xù)平面結(jié)構(gòu)的等效電路模型，無(wú)法有效解決封裝級(jí)多電源分配網(wǎng)絡(luò)的噪聲隔離難題。對(duì)于多電源非連續(xù)平面結(jié)構(gòu)的等效電路模型以及建立模型應(yīng)用于實(shí)際產(chǎn)品鮮有報(bào)道。為此，本文針對(duì)電源非連續(xù)平面結(jié)構(gòu)建立了基于非正交三維空間變換的等效電路模型，通過(guò)保角變換等共形映射的方法進(jìn)行了分離單元間互耦電容與互感的提取?；诒疚奶岢龅碾娐纺Ｐ团c電路參數(shù)計(jì)算結(jié)果，設(shè)計(jì)了表貼式去耦電容的拓?fù)浞桨?。最后，采用LTCC技術(shù)和SiP封裝技術(shù)，成功研制出了一款集成多電源的多功能模塊，實(shí)測(cè)結(jié)果表明，基于本文提出的方法所研制的模塊，其電源紋波小于10 mV，噪聲隔離性能優(yōu)異。

1 模型建立

本文設(shè)計(jì)的多電源的電源/地分割平面頂視圖如圖1所示。在圖中，每個(gè)等分單元代表不同的電源頂層的分割平面。

圖1 分割平面示意圖Fig.1 The diagram of split plane

提取圖 1中兩個(gè)相鄰平面間的電磁耦合如圖 2所示，從圖中可以看出，兩個(gè)臨近單元之間存在一個(gè)耦合電容Cm和互感系數(shù)為m的耦合電感。

依據(jù)電磁傳輸理論，結(jié)合單個(gè)平面的微元剖分等效電路，以及相鄰平面的電磁耦合等效，建立電源非連續(xù)平面結(jié)構(gòu)等效電路模型如圖3所示。

圖2 相鄰兩平面的電磁耦合圖Fig.2 Electromagnetic coupling diagram of two adjacent planes

圖3 電源非連續(xù)平面結(jié)構(gòu)等效電路Fig.3 Equivalent circuit of power supply discontinuous planar structure

本文等效電路中的電阻R與電感L提取，采用非正交三維空間變換與有限元mesh網(wǎng)格剖分（如圖4所示）的方法實(shí)現(xiàn)。首先，將單個(gè)平面mesh網(wǎng)格進(jìn)行坐標(biāo)變換[13]，變換方法如公式（1）和（2）所示。

圖4 網(wǎng)格剖分結(jié)構(gòu)Fig.4 The structure of mesh generation

式中：a, b, c∈ [–1, 1]；x, xk為坐標(biāo)植及相應(yīng)分值。

對(duì)于剖分單元的任意一點(diǎn)與原點(diǎn)形成的向量 r對(duì)于a方向的偏導(dǎo)有定義如下：

從而電流流向?yàn)閍方向的電阻計(jì)算公式可表示：

電流流向?yàn)閍方向的電感計(jì)算公式可表示：

式（5）、（6）計(jì)算了a方向的等效電路電阻電感參數(shù)值，可根據(jù)相同的原理方法計(jì)算出b、c方向的電阻電感值。

接地電容即為電源/地平面形成的電容，可表示為：

兩分割平面的互感Lm可表示為：

兩分割平面的耦合電容Cm可表示為：

基于以上等效電路模型以及模型參數(shù)的計(jì)算公式，考慮到兩個(gè)分割平面之間的耦合參數(shù)影響，可以得到非連續(xù)電源/地平面結(jié)構(gòu)電路的輸入阻抗：

式中：ZL為相鄰平面的等效阻抗值。

設(shè)計(jì)寬頻帶范圍內(nèi)低阻抗、高噪聲隔離度的PDN網(wǎng)絡(luò)，就是要使上述分析的輸入阻抗?jié)M足低于特定的阻抗值,這個(gè)特定的阻抗值稱為“目標(biāo)阻抗”值， 即對(duì)于電源完整性分析，在特定輸出紋波下，存在一個(gè)輸入阻抗的最高值，只有當(dāng)輸入阻抗小于目標(biāo)阻抗值時(shí)，電源輸出紋波才能滿足設(shè)計(jì)要求。

目標(biāo)阻抗Z的計(jì)算公式：

式中：V為供電電壓值；I為峰值電流值。

綜上，芯片級(jí)封裝的電子器件PDN可以通過(guò)優(yōu)化電源平面分割結(jié)構(gòu)，使阻抗值達(dá)到最小。但是，對(duì)于某些特定尺寸的電源平面，僅通過(guò)優(yōu)化電源分割平面無(wú)法滿足目標(biāo)阻抗要求。因此，需要結(jié)合嵌入式電容或者表貼去耦電容進(jìn)一步增大并聯(lián)電容，以降低阻抗?？紤]到工藝加工難度，本文采用表貼去耦電容的方法保證PDN電源完整性。

2 去耦電容拓?fù)浞桨?/h2>

基于上述理論分析，首先選取最大最小電容，電容的諧振頻率對(duì)應(yīng)于需要抑制頻段的最低最高頻率，然后檢測(cè)抑制頻段內(nèi)的高于目標(biāo)阻抗值的頻點(diǎn)，這些頻點(diǎn)的阻抗局部最大值對(duì)應(yīng)的頻率就是上述理論分析的輸入阻抗諧振模式的諧振頻率。利用去耦電容‘V’形頻率特性，即電容的容值以及其寄生電感值形成‘V’形的頻響特性，在諧振頻率處阻抗最小。添加諧振頻率為阻抗局部最大值對(duì)應(yīng)頻率的電容，使得此頻點(diǎn)的輸入阻抗?jié)M足目標(biāo)阻抗要求；連續(xù)利用此方法加入電容直到抑制頻段內(nèi)形成相對(duì)平坦的低阻抗帶。即在抑制頻帶內(nèi)輸入阻抗符合目標(biāo)阻抗要求。

3 仿真與分析

基于上述理論分析結(jié)論與方法，結(jié)合工程需要，采用LTCC技術(shù)和SiP封裝技術(shù)，研制一款集成多電源的多功能模塊，模塊主要由穩(wěn)壓電路及422差分接收驅(qū)動(dòng)電路組成。穩(wěn)壓電路的輸入電壓為5 V，輸出電壓有三種：開關(guān)穩(wěn)壓輸出為1.0 V，線性穩(wěn)壓輸出為1.8 V，3.3 V，并具有順序上電功能；差分接收驅(qū)動(dòng)電路提供4路差分接收以及8路差分驅(qū)動(dòng)。具體電路原理圖如圖5所示。

圖5 電路原理圖Fig.5 The schematic diagram of the circuit

為了減小電路布局面積和提高微組裝效率，采用LTCC一體化封裝集成方案，節(jié)省外部封裝所占用的體積。由于模塊內(nèi)部集成串口通信電路，且此部分電路封裝體積小，容易引入串?dāng)_與電源噪聲。為此針對(duì)模塊非連續(xù)平面結(jié)構(gòu)PDN中的3.3 V供電的422芯片進(jìn)行電源完整性分析。422芯片峰值電流為260 mA。則得到目標(biāo)阻抗為1.27 Ω。

依據(jù)理論分析結(jié)論與實(shí)際產(chǎn)品方案布局，利用建立的電源非連續(xù)平面結(jié)構(gòu)等效電路模型，分割電源平面使噪聲抑制度達(dá)到最優(yōu)，但僅通過(guò)此措施不能達(dá)到PDN目標(biāo)阻抗要求，需根據(jù)上述介紹的去耦電容拓?fù)浞椒ㄟM(jìn)行進(jìn)一步優(yōu)化。借助Designer分析軟件可清楚地計(jì)算出PDN輸入阻抗隨頻率變化的曲線，以及實(shí)時(shí)監(jiān)測(cè)加入去耦電容的效果。將建立的模塊PDN模型導(dǎo)入Designer軟件中。并在電源鏈路兩端加入端口P1、P2，其中P1為模塊穩(wěn)壓電源輸出口，P2為422芯片電源輸入口，如圖6所示。通過(guò)仿真可以提取出電源鏈路的二端口Z參數(shù)，如圖7所示。

圖6 電源鏈路端口示意圖Fig.6 The diagram of power port

圖7 阻抗曲線圖Fig.7 The diagram of impedance curves

供電電源的紋波幅度大小可直觀反映PDN電源完整性的優(yōu)劣。為了監(jiān)測(cè)現(xiàn)狀態(tài)下的電源紋波幅度，將電源鏈路二端口的S參數(shù)模型及422芯片的IBIS模型導(dǎo)入Designer，在422芯片供電端口加入電壓Vcc測(cè)試點(diǎn)，具體仿真示意圖如圖8所示。運(yùn)行仿真得到422芯片電源的電壓波形如圖9所示，由圖得到，電源電壓紋波幅度峰峰值達(dá)4.5 V；電源功率頻譜分布如圖10所示。

圖8 仿真原理圖Fig.8 The schematic diagram of simulation

圖9 電壓波形圖Fig.9 The voltage waveform

圖10 功率頻譜Fig.10 The diagram of power spectrum

由圖得到，頻率低端存在較大的100 MHz及其倍頻分量紋波，根據(jù)添加去耦電容理論分析方法，結(jié)合工程可利用的封裝去耦電容。選取添加到供電網(wǎng)絡(luò)的去耦電容如表1所示。添加電容的阻抗圖如圖11所示。

表1 選取電容列表Tab.1 List of selected capacitor

圖11 電容阻抗曲線圖Fig.11 The curves of capacitive impedance

將并聯(lián)電容組加入到電源鏈路上。重新掃描并提取電源鏈路的S參數(shù)和Z參數(shù)，其中Z參數(shù)曲線如圖12所示。

圖12 阻抗曲線圖Fig.12 The diagram of impedance curves

通過(guò)圖中曲線可以看到：電源鏈路的阻抗在10 kHz～1 GHz范圍內(nèi)低于目標(biāo)阻抗，滿足阻抗要求。依據(jù)圖 8再次進(jìn)行仿真，得到的電源電壓紋波為 7 mV，具體電壓波形如圖13所示。

圖13 電壓波形圖Fig.13 The voltage waveform

通過(guò)以上的電源完整性仿真，利用介紹的去耦電容添加方法可以在有限的空間內(nèi)實(shí)現(xiàn)控制電源紋波在10 mV以下，去耦效果較好。

4 加工與測(cè)試

按以上方案設(shè)計(jì)的 SiP電源通信封裝模塊，尺寸為22 mm ×14 mm ×5 mm，與傳統(tǒng)的采用混合電路技術(shù)制作的傳統(tǒng)同類產(chǎn)品相比其體積縮小到約為原來(lái)的1/4，實(shí)物如圖14所示。采用示波器、信號(hào)發(fā)生器等設(shè)備對(duì) SiP模塊進(jìn)行高低溫電性能測(cè)試，測(cè)試結(jié)果與電源完整性仿真相符。輸出電壓穩(wěn)定，電壓紋波在10 mV以下。測(cè)試電壓波形圖如圖 15所示。

圖14 產(chǎn)品實(shí)物圖Fig.14 The photo of the product

圖15 測(cè)試電壓波形圖Fig.15 Test voltage waveform

5 結(jié)論

本文建立了基于非正交三維空間變換的電源非連續(xù)平面結(jié)構(gòu)等效電路模型，將分割平面間的電磁耦合效應(yīng)寄生參數(shù)加入到等效電路模型中，進(jìn)而推出電源平面的優(yōu)化分割理論方法，且在此基礎(chǔ)上介紹了一種進(jìn)一步優(yōu)化PDN的去耦電容添加方法。在理論推導(dǎo)、仿真分析以及實(shí)物測(cè)量方面驗(yàn)證了上述方法的正確性。該方法適用于多電源PDN設(shè)計(jì)。

[1] 郭廣闊, 黃春躍, 吳松等. 基于HFSS的埋入式電容串?dāng)_分析 [J]. 電子元件與材料, 2014, 33(4): 60-63.

[2] SWAMINATHAN M, KIM J, NOVAK I, et al. Power distribution networks for system-on-package: status and challenges [J]. IEEE Trans Adv Packg, 2004, 27(2): 286-300.

[3] WANG C, MAO J, SELLI G, et al. An efficient approach for power delivery network design with closed-form expressions for parasitic interconnect inductances [J]. IEEE Trans Adv Packg, 2006, 29(2): 320-334.

[4] SWAMINATHAN M, ENGIN A E. Power integrity modeling and design for semiconductors and systems [M]. Englewood Cliffs, NJ, USA: Prentice-Hall, 2007.

[5] SWAMINATHAN M, CHUNG D Y, STEFANOG T, et al. Designing and modeling for power integrity [J]. IEEE Trans Electromagn Compatibility, 2010, 52(2): 288-310.

[6] ARAGA Y, MIURA R, NAGATA M, et al. A study on power integrity in a 3D chip stack using dynamic power supply current emulation and power noise monitoring [C]∥Electronics System-Integration Conference. NY, USA: IEEE, 2014.

[7] 李君, 寥成, 萬(wàn)里兮. 系統(tǒng)級(jí)封裝的電源完整性分析和電磁干擾研究 [D]. 成都: 西南交通大學(xué), 2010.

[8] WU T L, CHUANG H H, WANG T K. Overview of ower integrity solutions on package and PCB: decoupling and EBG isolation [J]. IEEE Trans Electromagn Compat, 2010, 52(2): 346-356.

[9] 周磊, 劉慶想, 張健穹, 等. 印制電路板去耦網(wǎng)絡(luò)優(yōu)化設(shè)計(jì) [J]. 微波學(xué)報(bào), 2014(6): 612-615.

[10] JINGOOK K, SHRINGARPURE K, JUN F, et al. Equivalent circuit model for power bus design in multi-layer PCBs with via arrays [J]. IEEE Microwave Wireless Compon Lett, 2011, 21(2): 62-64.

[11] ZHAO X, LIM S K. Analysis and modeling of DC current crowding for TSV-based 3-D connections and power integrity [J]. IEEE Trans Compon Packg Manuf Technol, 2014, 4(1): 123-133.

[12] NAYAK B P, GOPE D. Nonorthogonal 2.5-D PEEC for power integrity analysis of package-board geometries [J]. IEEE Trans Microwave Theory Tech, 2017, 65(4): 1203-1214.

[13] RUEHLI A E, ANTONINI G, ESCH J, et al. Nonorthogonal PEEC formulation for time- and frequency-domain EM and circuit modeling [J]. IEEE Trans Electromagn Compat, 2003, 45(2): 167-176.

[14] 彭大芹, 許海嘯. 電源分配網(wǎng)絡(luò)設(shè)計(jì)中一種新型的去耦電容選擇方法 [J]. 廣東通信技術(shù), 2016(1): 76-79.

Power integrity study of discontinuous planar structure

YIN Xuequan, JIANG Xiaoli, HAN Wei, WEI Hao
(The 54th Research Institute of China Electronics Technology Group Corporation, Shijiazhuang 050081, China)

This paper thoroughly studied the power integrity of a discontinuous plane structure, which aimed at the problem of noise isolation for multi-power distribution network in package level. An equivalent circuit model, for discontinuous plane structure, based on nonorthogonal three dimensional space transform, was built. The mutual coupling capacitance and inductance among the elements were extracted by the conformal transform and conformal mapping. A topology scheme of decoupling capacitor was designed, based on the circuit model and the extracted parameters established in this paper. Finally, based on the above theoretical model, a multifunctional module was successfully developed using LTCC technology and system in package (SiP) technology. Measured results show that the power supply ripple of the module is less than 10 mV, and the noise isolation performance is excellent.

power integrity; multi power distribution networks; partial element equivalent circuit; conformal mapping; decouple net; power ripple suppression

10.14106/j.cnki.1001-2028.2018.01.014

TG434.1

A

1001-2028（2018）01-0071-06

國(guó)家自然科學(xué)基金資助項(xiàng)目（61404119）

2017-09-08

尹學(xué)全

尹學(xué)全（1990－），男，內(nèi)蒙古寧城人，研究生，主要研究方向?yàn)樾盘?hào)與信息處理。

（編輯：陳渝生）