基于FPGA芯片的圖像處理技術研究

呂鏡潺 王麗萍 張倩倩 白城師范學院物理與電子信息學院

基于FPGA芯片的圖像處理技術研究

呂鏡潺 王麗萍 張倩倩 白城師范學院物理與電子信息學院

科學技術的發(fā)展使實時圖像處理技術誕生出了許多技術，如DSP圖像處理技術、GPU圖像處理技術等，但這些技術都會受到功率墻的影響而限制了它們的應用。為此，本文提出一種基于FPGA芯片的圖像處理技術，并對這種圖像處理技術開展了深入的研究。

FPGA芯片 圖像處理技術 中值濾波算法

1 中值濾波算法研究

基于FPGA芯片的圖像處理技術中，FPGA芯片內的中值濾波算法的應用非常廣泛，它是FPGA芯片中的核心算法，利用中值濾波算法不僅能夠對圖像數據噪聲進行濾除，還能夠對圖像的邊緣信息進行良好保護，使圖像的處理變得更加便捷。中值濾波算法的內容由一般并行中值濾波算法與冒泡排序法組成，以3×3像素區(qū)域為例，冒泡法每進行一次運算，都要對區(qū)域中的像素進行高達36次的對比，而對于相鄰兩點的運算，需要對六個像素點進行15次的重復對比，大量的重復對比使圖像的實時處理效率受到很大影響。而一般并行中值濾波算法能夠對圖像進行并行處理，能夠對圖像選定區(qū)域中的所有像素進行分類和排序，并依照事先設定的規(guī)則來對這些像素進行對比，并選取中值，對于3×3像素區(qū)域的處理，其只需要進行19次的計算即可，相比于冒泡排序法能夠有效降低在重復計算次數，使運算效率得到了顯著提高。

2 中值濾波算法的改進研究

采用一般并行中值濾波算法能夠顯著降低重復計算對比次數，效果較為理想，為了使一般并行中值濾波算法的重復計算對比次數更少、運算效率更高，可以對中值濾波算法進行改進，它可以通過對像素處理區(qū)域進行拓展的方式來實現。這樣能夠將原有3×3像素區(qū)域擴展成3×4像素區(qū)域，首先要對擴展后的像素區(qū)域編號，然后采用冒泡法排序，以此獲得該像素區(qū)域的最小、最大及中間值，然后將中間兩列的計算結果進行交叉對比，最后再將剩余兩列的處理結果進行交叉對比，最終獲得前三列中最小值中的最大值、中間值及最大值中的最小值，采用同樣的方法對后三列進行操作，以此求出相應的像素點，然后對中值像素點可能所在位置進行確定，并進行灰度值排序，最后對中值輸出進行確定，該中值輸出即是前三列中的中值輸出值，然后再次采用上述方法對后三列的中值輸出值進行確定，將確定后的前三列中值輸出值與后三列中的中值輸出值作為濾波后的像素數據。經過分析可知，改進后的中值濾波算法對3×4像素區(qū)域的運算只需進行29次的計算對比，而改進前的中值濾波算法則為38次，由此可以了解到，改進后的中值濾波算法能夠有效提高圖像處理素度。

3 基于FPGA芯片的圖像處理技術實現

3.1 FPGA芯片總體設計

FPGA芯片的總體設計主要是通過模板生成模塊與算法實現模塊的設計來實現改進型中值濾波算法對圖像的快速處理的，模板生成模塊的功能在于將所有需要處理像素及其相鄰區(qū)域的像素依據模板形狀來進行去除，并在數據處理后將結果發(fā)送到算法模塊中進行算法處理。FPGA芯片在對圖像進行處理時，其模板生成模塊內的FIFO儲存器能夠對1行像素數據進行存儲，通過這樣的設計能夠使FPGA的設計變得更加簡單合理，從而方便后續(xù)算法實現模塊的設計。FPGA芯片需要對圖像進行不同要求的處理，為了滿足這一要求，應保障FPGA芯片能夠對圖像進行實時的處理，因此在FPGA芯片中需要確保FIFO儲存器內的各個RAM能夠實時的對圖像數據進行不斷循環(huán)的刷新讀取，這樣能夠使FPGA芯片的圖像處理速度得到顯著提高，而FIFO儲存器可以利用QUARTUS中的模塊進行設計，FIFO儲存器模塊的設定采用LPM紅單元。

3.2 FPGA芯片生成模塊設計

FPGA芯片對圖像數據的掃描方式為單行掃描，利用串行輸出來實現FPGA芯片的輸出功能。其每對一個數據進行傳輸都需要耗費一個時鐘周期，并采用串行的方式利用算法模塊將其處理成并行數據，在數據處理完畢后，由處理結果代替原有像素數據的中間位置像素，并發(fā)送給下一模塊，通過單行掃描的方式來對圖像中所有的像素數據陣列進行處理。其中，在進行FIFO存儲器設計時，應設置兩個linebuffer，其各個FIFO地址寬度與選定像素區(qū)域寬度相同，這樣能夠對整行像素數據進行存儲。

3.3 FPGA芯片算法實現模塊設計

算法實現模塊的設計采用比較器與寄存器的設計來實現，將算法實現模塊按照時序進行分段，采用時鐘同步的方式對各個時序段中的比較器進行同步處理，其硬件結構以儲存器—比較器—儲存器的方式進行設計，這樣能夠使改進后的中值濾波算法在對圖像進行處理過程中不會產生斷點現象，更不會造成等待時間的冗余化，進而極大程度的提高了FPGA芯片對圖像的處理速度。在完成模板生成模塊與算法實現模塊的設計后，將模塊的輸入接口和輸出接口分別進行信號對應，并利用QUARTUS軟件中VERILOG HDL內的實例化指令來對模塊進行連接，進而完成改進后的中值濾波模塊設計。

[1]向厚振,張志杰,王鵬. 基于FPGA視頻和圖像處理系統(tǒng)的FIFO緩存技術[J]. 電視技術,2012,36(09):41-43.

[2]溫小勇. 基于FPGA和SOPC技術的視頻圖像處理系統(tǒng)的研究[D].天津師范大學,2008.

吉林省教育科學規(guī)劃課題：基于大學生創(chuàng)新能力培養(yǎng)的電子信息工程專業(yè)實踐教學體系構建，編號：ZZ1212，負責人：王麗萍，級別：重點。