基于FPGA的多普勒雷達(dá)測速系統(tǒng)設(shè)計(jì)*

李錦明,張虎威,高文剛,郭 淳

(1.中北大學(xué)電子測試國家重點(diǎn)實(shí)驗(yàn)室,太原 030051;2.中北大學(xué)儀器科學(xué)與動態(tài)測試教育部重點(diǎn)實(shí)驗(yàn)室,太原 030051)

基于FPGA的多普勒雷達(dá)測速系統(tǒng)設(shè)計(jì)*

李錦明1,2*,張虎威1,2,高文剛1,2,郭 淳1,2

(1.中北大學(xué)電子測試國家重點(diǎn)實(shí)驗(yàn)室,太原 030051;2.中北大學(xué)儀器科學(xué)與動態(tài)測試教育部重點(diǎn)實(shí)驗(yàn)室,太原 030051)

為了實(shí)現(xiàn)對車輛速度進(jìn)行高實(shí)時(shí)性、高精度的測量,設(shè)計(jì)了一種基于FPGA的多普勒雷達(dá)測速系統(tǒng)。系統(tǒng)以Spartan 6系列FPGA作為核心處理器,使用高精度ADC采集微波雷達(dá)模塊輸出的混頻信號,將數(shù)據(jù)通過FPGA進(jìn)行快速傅里葉變換(FFT)處理并利用Welch算法進(jìn)行頻譜分析,提取出運(yùn)動車輛的多普勒頻移,進(jìn)而根據(jù)多普勒效應(yīng)計(jì)算出被測車輛的運(yùn)動速度。仿真和實(shí)驗(yàn)結(jié)果表明:系統(tǒng)工作穩(wěn)定,具有較高的實(shí)時(shí)性,測量精度小于1 km/h。

雷達(dá)測速;FFT;FPGA;頻譜分析

交通運(yùn)輸是國家經(jīng)濟(jì)發(fā)展的基礎(chǔ),近年來隨著我國經(jīng)濟(jì)的高速發(fā)展,高速公路與高鐵都得到了飛速的發(fā)展,智能交通已經(jīng)成為了交通運(yùn)輸建設(shè)的一大趨勢[1]。車輛速度是影響交通安全與智能化的主要因素,隨著車速的不斷提高和車流量的不斷增大,對車輛速度測量系統(tǒng)實(shí)時(shí)性與精度的要求也越來越高[2-3]。傳統(tǒng)的光電測速、視頻測速以及線圈測速等方法已經(jīng)逐漸不能滿足高實(shí)時(shí)性、高精度的測量要求,雷達(dá)測速憑借其測速快、測量準(zhǔn)確以及可移動測量等優(yōu)點(diǎn),已經(jīng)成為交通運(yùn)輸中運(yùn)用最廣泛的測速方法[4]。目前,國內(nèi)多數(shù)雷達(dá)測速系統(tǒng)都使用DSP作為處理芯片,但是隨著FPGA技術(shù)的不斷發(fā)展,使得FPGA在數(shù)字信號處理領(lǐng)域顯示出特有的優(yōu)勢,特別是在進(jìn)行大點(diǎn)數(shù)FFT計(jì)算時(shí),FPGA并行設(shè)計(jì)的特點(diǎn)將極大地提升處理速度,這使得基于FPGA的測速系統(tǒng)設(shè)計(jì)將具有很大的實(shí)時(shí)性優(yōu)勢[5]。

本文利用Welch算法對傳統(tǒng)周期圖法進(jìn)行了改進(jìn),提高了頻譜分辨率和系統(tǒng)抗干擾能力,并且使用FPGA對算法進(jìn)行了優(yōu)化和硬件實(shí)現(xiàn),極大地提高了系統(tǒng)的測量精度與實(shí)時(shí)性,實(shí)現(xiàn)了對車輛運(yùn)行速度的有效測量。

1 多普勒雷達(dá)測速原理

1.1 多普勒效應(yīng)

當(dāng)波源和接收物體間存在徑向相對移動時(shí),接收波的頻率將會發(fā)生變化。波源移向接收物體時(shí)接收波頻率變高,而波源背離接收物體時(shí)接收頻率變低,發(fā)射波與接收波的頻率差就是運(yùn)動物體的多普勒頻移[6]。

1.2 雷達(dá)測速原理

如圖1所示,當(dāng)被測車輛向微波雷達(dá)運(yùn)動時(shí),根據(jù)多普勒效應(yīng),車輛的接收頻率f0會隨著車速的變化而變化:

(1)

式中:f1為微波雷達(dá)發(fā)射的電磁波頻率;c為光速;v為車輛運(yùn)行的速度。同理,反射波的頻率f2也會發(fā)生改變:

(2)

圖1 雷達(dá)測速示意圖

可以得出發(fā)射頻率與接收頻率的關(guān)系:

(3)

因此,可以得出被測車輛的多普勒頻移:

(4)

最后可以得到車輛運(yùn)行的速度,其計(jì)算公式為

(5)

根據(jù)以上推導(dǎo),車輛運(yùn)行的速度與多普勒頻移成正比,在其他變量已知的情況下,只要測量出fd即可以得到車輛運(yùn)行速度。系統(tǒng)中使用的是K波段的微波雷達(dá),其發(fā)射頻率為24.125 GHz,計(jì)算可得,當(dāng)運(yùn)動車輛以1 km/h的速度對于微波雷達(dá)做徑向移動時(shí),其多普勒頻移約為44.7 Hz。

2 系統(tǒng)硬件電路設(shè)計(jì)

雷達(dá)測速系統(tǒng)主要由微波雷達(dá)模塊、信號調(diào)理電路、模數(shù)轉(zhuǎn)換電路、FPGA控制模塊、串口模塊、電源電路、Flash存儲模塊、按鍵模塊以及LCD顯示模塊組成。

圖2 系統(tǒng)設(shè)計(jì)總體框圖

系統(tǒng)設(shè)計(jì)總體框圖如圖2所示,車輛與微波雷達(dá)發(fā)生徑向移動時(shí),會引起微波雷達(dá)輸出混頻信號的變化,混頻信號經(jīng)過信號調(diào)理電路進(jìn)行中頻放大處理,再通過ADC轉(zhuǎn)換為數(shù)字信號,進(jìn)而傳輸給FPGA進(jìn)行頻譜分析,提取出信號中的多普勒頻移分量并根據(jù)式(5)計(jì)算出被測物體的速度,最后通過LCD1602字符液晶顯示器顯示目標(biāo)的實(shí)時(shí)速度。Flash模塊用于存儲速度信息,最后通過串口模塊發(fā)送到上位機(jī)。

2.1 微波雷達(dá)模塊

微波雷達(dá)模塊是測速系統(tǒng)設(shè)計(jì)的關(guān)鍵,主要由測速雷達(dá)傳感器及天線組成,其性能的好壞將直接影響系統(tǒng)的穩(wěn)定性和測量的精度。目前,雷達(dá)測速儀常用的工作頻段分為X、K以及Ka 3個(gè)波段,工作頻率分別為10.5 GHz、24.125 GHz以及35.1 GHz。其中,X波段的波束主瓣寬度較寬,抗干擾能力差;Ka波段多普勒頻移太大,會增加之后信號調(diào)理與頻譜分析的難度[7-8]。綜合考慮,選取K波段多普勒雷達(dá)作為系統(tǒng)測速傳感器。系統(tǒng)選用了MACOM公司的MA7801微波傳感器,其工作頻率為24.125 GHz,天線采用圓錐喇叭天線。

圖3 微波雷達(dá)模塊與三維增益仿真圖

喇叭天線是一種應(yīng)用非常廣泛的微波天線,其優(yōu)點(diǎn)有頻帶寬、結(jié)構(gòu)簡單、功率容量大以及使用方便,選擇合適的喇叭天線參數(shù)可以獲得尖銳的主瓣、較高的增益以及良好的輻射方向性,因此,喇叭天線在雷達(dá)和無線通信等領(lǐng)域都得到了廣泛的使用。微波模塊實(shí)物圖及其HFSS三維增益方向仿真圖如圖3所示。由仿真結(jié)果可以看出,在24.125 GHz的頻率下,天線最大輻射方向上的增益大于20 dB,得到了理想的結(jié)果。

2.2 信號調(diào)理電路

因?yàn)槎嗥绽瘴⒉K輸出電壓范圍為0～5 mV,同時(shí)其輸出信號的帶寬至少在200 MHz以上,所以必須對信號進(jìn)行放大以及濾波處理以滿足ADC的輸入要求,并且減小噪聲,增加信號的抗干擾能力。系統(tǒng)信號調(diào)理電路如圖4所示,放大器選用TI公司的OPA2735,其失調(diào)電壓Vos僅有5 μV,主要利用兩級放大電路對信號進(jìn)行中頻放大處理。

圖4 信號調(diào)理電

第1級為同相放大電路,其放大倍數(shù):

Au1=1+R7/R6=23

(6)

第2級為反相放大電路,其放大倍數(shù):

Au2=-R5/R4=-50

(7)

因此,信號調(diào)理電路整體增益約為60 dB。電路中R6與C4組成高通濾波器,其截止頻率fL約為16 Hz;R5與C6組成低通濾波器,其截止頻率fH約為14.5 kHz,所以中頻放大電路的頻率范圍為16 Hz～14.5 kHz,根據(jù)式(5)以及微波雷達(dá)的發(fā)射頻率可以得出系統(tǒng)的測速范圍約為0.4 km/h～320 km/h。

2.3 A/D轉(zhuǎn)換模塊

為了確保速度信息采集的實(shí)時(shí)性與準(zhǔn)確性,需要使用具有高轉(zhuǎn)換速度與高精度的ADC。綜合考慮使用AD公司生產(chǎn)的12 bit、高速、低功耗模數(shù)轉(zhuǎn)換器AD7934,可處理最高50 MHz帶寬的信號,吞吐速率可以達(dá)到1.5 MS/s,轉(zhuǎn)換速度與分辨率均滿足系統(tǒng)設(shè)計(jì)要求。A/D轉(zhuǎn)換電路原理圖如圖5所示,其中AD7934的采樣率由FPGA提供的時(shí)鐘信號CLKIN決定,根據(jù)內(nèi)奎斯特采樣定理,采樣頻率必須大于信號中最高頻率的兩倍,為了減小頻率混疊,實(shí)際應(yīng)用中一般保證采樣頻率為信號最高頻率的2.5倍～4倍,因此設(shè)定AD采樣頻率為50 K。

圖5 AD7934電路原理圖

2.4 Flash模塊

系統(tǒng)選用的Flash芯片為Micorn公司生產(chǎn)的MT29F16G08,數(shù)據(jù)位數(shù)為16 bit。Flash存儲器的讀寫操作是以頁為單位的,所以頁編程時(shí)間就成為了影響Flash讀寫速度的主要因素,該Flash芯片具有Two plane操作模式,即雙頁讀寫模式,可以對兩塊plane同時(shí)進(jìn)行讀寫操作。這種操作模式大幅度的提升了Flash芯片的存儲速度,有效地減小了對FPGA緩存的壓力。同時(shí)使用ECC校驗(yàn)算法對內(nèi)存進(jìn)行糾錯處理,有效地提升了系統(tǒng)的穩(wěn)定性。

2.5 FPGA模塊

FPGA與DSP相比,其最大的優(yōu)點(diǎn)就是并行處理,對于實(shí)時(shí)性強(qiáng)的電路,使用FPGA來設(shè)計(jì)將非常有優(yōu)勢。例如,在DSP處理器中,FFT運(yùn)算通常采用循環(huán)編碼算法,雖然程序量小,但處理速度卻較慢,已經(jīng)難以滿足現(xiàn)代信號處理大規(guī)模、實(shí)時(shí)性的要求。并且,FPGA具有豐富的存儲資源,不需要外接存儲器,可以簡化電路,提升系統(tǒng)運(yùn)行速度。因此,基于FPGA的FFT設(shè)計(jì),可以把FFT運(yùn)算對實(shí)時(shí)性的要求與FPGA芯片的靈活性結(jié)合起來,實(shí)現(xiàn)并行處理與硬件結(jié)構(gòu)的最優(yōu)化配置,提高FFT運(yùn)算的速度,滿足現(xiàn)代數(shù)字信號處理高速以及高可靠性的要求[9]。

系統(tǒng)選用Xilinx公司的Spartan 6系列FPGA芯片XC6SLX45T-CSG324作為核心處理器,該芯片功耗低,內(nèi)部包含多達(dá)2 088 kbyte的塊RAM存儲資源以及豐富的數(shù)字信號處理IP核。I/O引腳數(shù)量最多可達(dá)296個(gè),足以滿足ADC、LCD、串口以及Flash等外設(shè)資源的使用需求。

3 系統(tǒng)軟件設(shè)計(jì)與仿真

系統(tǒng)中FPGA的主要工作有3個(gè)。第1,控制AD對信號進(jìn)行采樣,并將采樣后的數(shù)據(jù)存入FIFO中;第2,將采樣后的數(shù)據(jù)進(jìn)行FFT變換和頻譜分析,并計(jì)算出目標(biāo)的運(yùn)動速度;第3,完成對LCD顯示器驅(qū)動以及Flash存儲器和串口模塊的控制。FPGA程序設(shè)計(jì)流程圖如圖6所示。

圖6 FPGA程序流程圖

3.1 算法實(shí)現(xiàn)

系統(tǒng)使用的譜估計(jì)算法為Welch算法,屬于經(jīng)典譜估計(jì)法,是周期圖法的改進(jìn)算法。周期圖法是對信號進(jìn)行了截取,直接對N點(diǎn)的樣本進(jìn)行FFT變換。這種方法相當(dāng)于把無限長序列變成有限長序列,會造成頻譜泄漏,降低頻譜分辨率。Welch法則是對N點(diǎn)樣本進(jìn)行分段,并且樣本之間有相互交疊,將分段后的信號與合適的窗函數(shù)相乘,再對每段進(jìn)行譜估計(jì),最后取其平均值。由于系統(tǒng)對頻譜分辨率的要求較高,綜合考慮,選擇矩形窗作為Welch法的窗函數(shù)[10-11]。

圖7 基-2時(shí)間抽取全并行FFT算法結(jié)構(gòu)

為了提高運(yùn)算速度,設(shè)計(jì)了一種基-2時(shí)間抽取的全并行FFT算法。算法結(jié)構(gòu)如圖7所示,整個(gè)并行FFT算法全部由蝶形運(yùn)算組成,因此蝶形運(yùn)算就是FFT算法的核心。該算法實(shí)現(xiàn)的關(guān)鍵在于按照一定的順序依次分級完成全部蝶形運(yùn)算,一次蝶形運(yùn)算包括一次復(fù)數(shù)乘法和兩次復(fù)數(shù)加法,其中乘法運(yùn)算可由FPGA內(nèi)部DSP運(yùn)算IP核來實(shí)現(xiàn)。本設(shè)計(jì)中對信號進(jìn)行了4 096點(diǎn)的FFT變換,因此在圖6中,FIFO內(nèi)一幀數(shù)據(jù)的深度為4 096。由傅里葉變換可知,對N個(gè)點(diǎn)進(jìn)行FFT變換之后,可以得到N點(diǎn)的頻譜,求出頻譜中找到最大幅值點(diǎn)對應(yīng)的頻率,就是多普勒頻移,再根據(jù)式(5)可得被測車輛的速度。其中某點(diǎn)n所對應(yīng)的頻率:

Fn=(n-1)FS/N

(8)

式中:FS為AD采樣率。因此,其頻譜分辨率為FS/N,對于50 kHz采樣信號的4 096點(diǎn)變換,分辨率約為12 Hz,根據(jù)式(5),系統(tǒng)對應(yīng)速度分辨率約為0.3 km/h。

3.2 程序仿真

為了盡可能的使仿真信號接近真實(shí)環(huán)境,必須對輸入信號加入噪聲,但是常用FPGA設(shè)計(jì)仿真軟件,都只能使用硬件描述語言進(jìn)行數(shù)據(jù)輸入或用手工的波形輸入方式,而且仿真結(jié)果也只能以波形方式輸出,這對于設(shè)計(jì)結(jié)果的驗(yàn)證非常不便。針對上述問題,使用了Modelsim和MATLAB聯(lián)合仿真的方式。這種方法首先在MATLAB中產(chǎn)生加入噪聲的輸入信號,并以16進(jìn)制的形式存入數(shù)據(jù)文件中;其次,在測試文件中以文件讀寫的方式將數(shù)據(jù)文件中的測試信號讀入,在Modelsim中進(jìn)行時(shí)序仿真,并將仿真結(jié)果寫入另一個(gè)數(shù)據(jù)文件;最后,使用MATLAB對數(shù)據(jù)文件中的仿真結(jié)果進(jìn)行作圖分析。本文使用幅值為1 V、頻率為1 kHz和幅值為0.5 V、頻率為10 kHz的正弦信號對算法進(jìn)行仿真驗(yàn)證,所使用仿真波形的MATLAB表達(dá)式為:

x(n)=1.0sin(2pi103n)+0.5sin(2pi104n)

(9)

式中:pi表示π。

在加入信噪比為5 dB的高斯白噪聲后,Modelsim中的仿真輸出波形如圖8所示,時(shí)鐘周期為10 ns,xk_re與xk_im分別為頻譜的實(shí)部與虛部。由圖8可知,FFT變換完成的時(shí)間為96 μs,其中開始時(shí)間約為65 μs,所以僅使用約30 μs就完成了4 096點(diǎn)的FFT變換,因此,該并行算法極大地提升了系統(tǒng)處理速度。

圖8 Modelsim中的仿真輸出波形

用MATLAB對仿真輸出波形作圖分析如圖9所示,由于FFT運(yùn)算結(jié)果的對稱性,只對前半部分結(jié)果進(jìn)行分析,由圖可知,該算法成功的提取出1 kHz 與10 kHz的頻率分量,并正確計(jì)算出該頻率分量對應(yīng)的幅值。根據(jù)以上分析,本設(shè)計(jì)的并行FFT算法在有噪聲的情況下任然可以精確、快速地提取出信號中的各種頻率分量。

圖9 MATLAB對仿真輸出波形作圖分析

4 系統(tǒng)測試與誤差分析

為了驗(yàn)證系統(tǒng)設(shè)計(jì)的正確性,對系統(tǒng)做了實(shí)際路面測試。實(shí)際測試時(shí)測速系統(tǒng)與路面的擺放方位如圖10所示,雷達(dá)波法線與道路的夾角為30°,雷達(dá)與地面的高度約為60 cm,其中,虛線為雷達(dá)波的法線,實(shí)線間的區(qū)域?yàn)槔走_(dá)波的覆蓋范圍。因此,采用此方法測得的實(shí)際速度:

(10)

式中:θ為雷達(dá)法線與道路的夾角,即30°。

圖10 測速系統(tǒng)擺放方位圖

實(shí)際測量時(shí),汽車使用定速巡航系統(tǒng)勻速行駛一段時(shí)間后再進(jìn)入測量范圍,測量結(jié)果如表1所示,其中,測量值均是10次測量結(jié)果的平均值。

表1 測量結(jié)果

由表1可知,系統(tǒng)測量值與實(shí)際車速基本一致,測量誤差小于1 km/h,滿足現(xiàn)代交通系統(tǒng)對測速系統(tǒng)精度的要求。誤差主要由汽車儀表盤自身誤差與系統(tǒng)測量誤差組成,其中系統(tǒng)測量誤差主要包含以下幾個(gè)方面:(1)微波雷達(dá)的實(shí)際發(fā)射頻率與f1存在一定誤差Δf1;(2)雷達(dá)擺放角度與計(jì)算角度存在一定誤差Δθ;(3)在FPGA進(jìn)行FFT運(yùn)算時(shí)會對每一級蝶形運(yùn)算的結(jié)果進(jìn)行截?cái)?每一級截?cái)嗟睦鄯e會帶來一定的誤差[12]。

5 結(jié)論

本文設(shè)計(jì)了一種基于FPGA的多普勒雷達(dá)測速系統(tǒng),介紹了FPGA在數(shù)字信號處理領(lǐng)域的優(yōu)勢及應(yīng)用前景,對微波雷達(dá)模塊、信號調(diào)理模塊、AD模塊以及存儲模塊等主要系統(tǒng)硬件電路進(jìn)行了闡述,同時(shí)通過時(shí)序仿真對并行算法的運(yùn)算速度進(jìn)行了詳細(xì)分析。經(jīng)過實(shí)際路面測試,證明該系統(tǒng)可以對車輛速度進(jìn)行有效地測量,且具有較高的實(shí)時(shí)性和測量精度。

[1] 蔡玖良,桂佑林,汪文英. 一種單脈沖測量雷達(dá)測速新方法[J]. 現(xiàn)代電子技術(shù),2014,15:15-19.

[2] Garbos M K,Euser T G. Doppler Velocimetry on Microparticles Trapped and Propelled by Laser Light in Liquid-Filled Photonic Crystal Fiber[J]. Optics Letters,2011,36(11):2020-2022.

[3] Nguyen T T,Pham X D,Song J H. Compensating Background for Noise Due to Camera Vibration in Uncalibrated-Camera-Based Vehicle Speed Measurement System[J]. Vehicular Technology,2011,60(1):30-43.

[4] 眭曉林,周壽桓,趙鴻,等. 一種全光纖結(jié)構(gòu)的相干激光測速雷達(dá)研究[J]. 中國激光,2013(12):192-196.

[5] 張春生,蘇開友. FPGA數(shù)字信號處理與工程應(yīng)用實(shí)踐[M]. 北京:中國鐵道出版社,2013:17-19.

[6] 李宏偉. 雷達(dá)測速傳感器及其測試系統(tǒng)研究[D]. 華中科技學(xué),2013.

[7] 吳家國,周曉明. X波段汽車?yán)走_(dá)測速儀低噪聲放大器設(shè)計(jì)[J]. 半體技術(shù),2012,11:874-877.

[8] 王秀芝,高勁松,徐念喜. Ku/Ka波段雙通帶頻率選擇表面雷達(dá)罩設(shè)計(jì)研究[J]. 物理學(xué)報(bào),2013,23:324-330.

[9] 王旭東,潘明海. 數(shù)字信號處理的FPGA實(shí)現(xiàn)[M]. 北京:清華大學(xué)出社,2011:202-207.

[10] Haykin S,Thomson D J,Reed J H. Spectrum Sensing for Cognitive Radio[J]. IEEE Proceedings,2009,97(5):899-877.

[11] Tian Z,Tafesse Y,Sadler B M. Cyclic Feature Detection with Suh-Nyquist Sampling for Wideband Spectrum Sensing[J]. IEEE Journal of Selected Topics in Signal Processing,2012,6(1):58-69.

[12] 吳秀萍,葛紅娟,倪建麗,等. 多普勒雷達(dá)安裝偏差及測速精度的估計(jì)與補(bǔ)償[J]. 計(jì)算機(jī)仿真,2013(4):89-92,242.

DesignofDopplerRadarSpeedMeasurementSystemBasedonFPGA*

LIJinming1,2*,ZHANGHuwei1,2,GAOWengang1,2,GUOChun1,2

(1.National Key Laboratory for Electronic Measurement Technology,Taiyuan 030051,China;2.Key Laboratory of Instrumentation Science and Dynamic Measurement of Ministry of Education,North University of China,Taiyuan 030051,China)

In order to realize the high real-time performance and high precision measurement of vehicle speed,a Doppler radar speed measurement system based on FPGA is designed.The system takes FPGA as the core processor,makes use of high precision ADC to acquire signals with mixed frequencies,then carries out fast Fourier transform(FFT)and analyses the spectrum by Welch algorithm in FPGA,which extract the Doppler frequency shift of moving vehicles,then uses the Doppler effect to calculate the velocity of the vehicle under test. The results of simulation and experiment show that the system works stably and has high real-time performance,the measurement accuracy is less than 1 km/h.

radar speed measurement;FFT;FPGA;spectrum analysis

10.3969/j.issn.1005-9490.2017.06.016

項(xiàng)目來源:國家自然科學(xué)基金項(xiàng)目(61335008)

2016-10-21修改日期2016-11-18

TN953+.1

A

1005-9490(2017)06-1408-06

李錦明(1971-),男,重慶墊江人,中北大學(xué)儀器與電子學(xué)院,副教授,研究方向?yàn)閯討B(tài)測試技術(shù)、智能儀器設(shè)計(jì)等,lijinming@nuc.edu.cn;

張虎威(1991-),男,山西太原人,中北大學(xué)儀器與電子學(xué)院碩士研究生,主要研究方向?yàn)闇y試計(jì)量技術(shù)與數(shù)字信號處理,zhanghuwei272@163.com。