諧波電能計(jì)量用任意波形發(fā)生器的研究*

王紅悅，王永

（1.哈爾濱理工大學(xué)測控技術(shù)與通信工程學(xué)院，哈爾濱150080；2.大慶油田礦區(qū)服務(wù)事業(yè)部萬方物業(yè)服務(wù)有限公司，黑龍江大慶163000）

0 引 言

電網(wǎng)中大量非線性負(fù)荷，使得電網(wǎng)中產(chǎn)生大量諧波，諧波成為電網(wǎng)中的一種污染源，既造成電網(wǎng)供電效率的降低，也給電能的準(zhǔn)確計(jì)量造成嚴(yán)重影響影響電網(wǎng)供電的電能質(zhì)量和電能計(jì)量，因此諧波環(huán)境下電能準(zhǔn)確計(jì)量仍是值得研究的問題［1］。研究諧波電能計(jì)量對(duì)信號(hào)源就提出了新要求，即數(shù)字源應(yīng)含有足夠含高次諧波成分的數(shù)字元，模擬電網(wǎng)中的諧波環(huán)境，為諧波電能計(jì)量研究提供強(qiáng)有力支持［2］。

文中利用FPGA強(qiáng)大的硬件優(yōu)勢，依據(jù)國標(biāo)GB/T 17215.302-2013對(duì)諧波表的的要求，以及OMIL推薦的IR 46技術(shù)要求，設(shè)計(jì)一種滿足IEC 61850標(biāo)準(zhǔn)任意波形發(fā)生器，同時(shí)可滿足電網(wǎng)中對(duì)諧波信號(hào)的要求。

1 硬件電路設(shè)計(jì)

1.1 系統(tǒng)的總體框圖

現(xiàn)場可編程門陣列（FPGA）工作速度、集成度的提高以及成本的降低，使FPGA用途更加廣泛。利用FPGA實(shí)現(xiàn)電路設(shè)計(jì)，不僅可實(shí)現(xiàn)特定的功能，而且編程靈活、開發(fā)周期短，有利于提高系統(tǒng)的整體性和可靠性［3］。

根據(jù)波形發(fā)生器性能的要求，文中選用EP4CE115F29C8的芯片，此FPGA器件以其靈活性好、便捷性強(qiáng)，大大提高了系統(tǒng)的集成度，增加了系統(tǒng)抗干擾性和工作的穩(wěn)定性。尤其是其運(yùn)行高速性，很好的解決了本系統(tǒng)運(yùn)行速度等問題［4］。任意波形發(fā)生器系統(tǒng)主要由上位機(jī)、FPGA器件和TFTLCD三大部分組成（見圖1）。

圖1 系統(tǒng)設(shè)計(jì)框圖Fig.1 Block diagram of system design

1.2 信號(hào)調(diào)理電路的設(shè)計(jì)

數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)由D/A轉(zhuǎn)換電路完成。主要考慮到位數(shù)和轉(zhuǎn)換速度等因素，本設(shè)計(jì)選用TLC5620芯片，它是一款具有4個(gè)獨(dú)立電壓輸出型的DAC數(shù)模轉(zhuǎn)換器，每個(gè)DAC轉(zhuǎn)換器都擁有一個(gè)帶緩沖（高輸入阻抗）的參考電壓輸入端口。每個(gè)DAC可以輸出一倍或者兩倍的參考電壓與GND之間的電壓值。該芯片控制信號(hào)簡單，轉(zhuǎn)換速度快，可使硬件設(shè)計(jì)大為簡化，也減輕了系統(tǒng)軟件設(shè)計(jì)的工作量［5］。其D/A轉(zhuǎn)換電路如圖2所示。根據(jù)時(shí)序圖3設(shè)計(jì)驅(qū)動(dòng)程序，使用仿真工具M(jìn)odelsim進(jìn)行功能仿真，仿真結(jié)果如圖4所示。

D/A模塊采用雙D/A模式時(shí)，為了提高分辨率和數(shù)據(jù)速率，選用 DAC908負(fù)責(zé)提供基準(zhǔn)電壓，AD9777負(fù)責(zé)對(duì)波形數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換，AD9777芯片是一種全新的高速、雙通插值、引腳兼容的轉(zhuǎn)化器，輸入數(shù)據(jù)速率可以達(dá)到160 MSPS（無插值），DAC更新速率能夠達(dá)到400 MSPS（8X插值），同時(shí)具有16位的高分辨率［6］。AD9777作為一種全新的轉(zhuǎn)化器，能夠更好的解決數(shù)據(jù)轉(zhuǎn)換速率等問題。

圖2 D/A轉(zhuǎn)換電路Fig.2 D/A conversion circuit

圖3 TLC5620數(shù)據(jù)傳輸時(shí)序圖Fig.3 TLC5620 data transmission sequence diagram

圖4 TLC5620的時(shí)序仿真圖Fig.4 Timing simulation diagram of the TLC5620

2 任意波形產(chǎn)生原理與方法

直接數(shù)字頻率合成 （Direct Digital Frequency Synthesis，DDS）［7］是近幾年來快速發(fā)展起來的一種頻率合成技術(shù)，它具有頻率分辨率高，頻率變換速度快，相位連續(xù)及可產(chǎn)生多種形式波形的優(yōu)點(diǎn)，已被廣泛應(yīng)用于通信器材，醫(yī)療器械，教學(xué)儀器，雷達(dá)信號(hào)源等領(lǐng)域。DDS主要由相位累加器、波形ROM、D/A轉(zhuǎn)換器和低通濾波器等4個(gè)模塊構(gòu)成［8］。其基本框圖如圖5所示。

圖5 DDS的基本框圖Fig.5 Basic block diagram of the DDS

由圖5可知，當(dāng)時(shí)鐘源頻率為fc時(shí)，可得輸出信號(hào)f0的頻率，公式如下：

式中K為頻率控制字；n為相位累加器位數(shù)；fc為時(shí)鐘源頻率；f0為合成時(shí)鐘頻率。

DDS的工作流程如下：首先輸入頻率控制字K，將其送入相位累加器，以基準(zhǔn)時(shí)鐘fc按照K值進(jìn)行累加運(yùn)算［7］；存儲(chǔ)器（ROM）中已存有一個(gè)周期的波形數(shù)據(jù)，以K的累加值作為地址在ROM中進(jìn)行查找相應(yīng)的數(shù)據(jù)，完成了相位值到幅度值的轉(zhuǎn)換；最后將生產(chǎn)的幅度值輸送到D/A中生成模擬信號(hào)，該模擬信號(hào)經(jīng)過低通濾波器的濾波就可以得到平滑的波形曲線［9］。根據(jù)奈奎斯特定律可知，理論上輸出信號(hào)的頻率最高小于等于fc/2。

3 基于Verilog HDL程序設(shè)計(jì)與波形發(fā)生

按現(xiàn)行電能表IEC標(biāo)準(zhǔn)、國家標(biāo)準(zhǔn)以及國際建議對(duì)電能表的諧波影響要求，設(shè)計(jì)一款基于FPGA的任意波形發(fā)生器，該波形發(fā)生器不僅可以輸出幅頻可調(diào)的正弦波形，還可輸出諧波比例可調(diào)的波形信號(hào)。該波形發(fā)生器可以滿足IEC 61850標(biāo)準(zhǔn)下對(duì)諧波環(huán)境的要求，使數(shù)字化電能表“溯源”方法更加有效［10］。

3.1 軟件設(shè)計(jì)流程

文中軟件部分在FPGA驅(qū)動(dòng)接口的程序基礎(chǔ)上進(jìn)行設(shè)計(jì)，用硬件描述語言Verilog HDL完成DDS的設(shè)計(jì)，將波形數(shù)據(jù)傳入D/A模塊，最后將輸出模擬信號(hào)顯示在TFT-LCD屏幕上。軟件設(shè)計(jì)主要為驅(qū)動(dòng)設(shè)計(jì)和波形設(shè)計(jì)兩大部分（見圖6）。

圖6 軟件設(shè)計(jì)流程Fig.6 Software design process

3.2 波形設(shè)計(jì)

文中設(shè)計(jì)的任意波形發(fā)生器具有正弦波形輸出、幅頻可調(diào)、含有諧波分量的波形等工作模式，可同時(shí)顯示多種不同頻率和幅度的波形。

3.2.1 正弦波形

將設(shè)定好的波形數(shù)據(jù)存儲(chǔ)到DDS的ROM中，經(jīng)過系統(tǒng)軟件的運(yùn)行，可以通過示波器采集到正弦波形的實(shí)測波形，同時(shí)可在TFT-LCD液晶屏幕上顯示。

3.2.2 幅頻可調(diào)

在波形數(shù)據(jù) f（t）=A sin（nωt+φ）的基礎(chǔ)上，通過對(duì)波形數(shù)據(jù)的幅頻值進(jìn)行簡單計(jì)算，隨意調(diào)節(jié)波形的幅頻值。經(jīng)過優(yōu)化系統(tǒng)軟件，可以輸出幅頻可調(diào)的任意波形。

3.2.3 含有諧波分量的波形

任意波形發(fā)生器作為重要的儀器，在通信、檢測導(dǎo)航等領(lǐng)域有著廣泛應(yīng)用。特別是在高壓電力系統(tǒng)的檢測領(lǐng)域，常常需要模擬電網(wǎng)諧波的標(biāo)準(zhǔn)信號(hào)源對(duì)檢測設(shè)備的性能進(jìn)行校驗(yàn)［11］。由傅里葉級(jí)數(shù)的三角函數(shù)展開式，可知周期函數(shù)f（t），在一個(gè)周期［-T/2，T/2］內(nèi)由正弦及余弦函數(shù)組合而成的無窮級(jí)數(shù)，即傅里葉級(jí)數(shù)為：

式中T為周期；ω0=2π/T為基波圓頻率。

將式（2）同頻項(xiàng)合并，可得n次諧波公式：

在A0sin（ωt）的基礎(chǔ)上加16次諧波和128次諧波，即：

最后合成的諧波數(shù)據(jù)送入D/A轉(zhuǎn)化電路后，利用示波器采集得到62.5 Hz含有諧波分量的正弦波形，如圖7所示。進(jìn)一步觀察波形的細(xì)節(jié)，如圖8所示。最終實(shí)現(xiàn)在TFT-LCD顯示，如圖9所示。

圖7 合成諧波信號(hào)的整體實(shí)測波形Fig.7 Synthesis of harmonic signal measured wave as a whole

3.3 性能分析

圖8 合成諧波信號(hào)的局部實(shí)測波形Fig.8 Local the measured waveform of synthesis of harmonic signal

圖9 合成諧波信號(hào)的LCD顯示Fig.9 LCD display of synthesis of harmonic signal

根據(jù)式（5），可計(jì)算出當(dāng)N=32時(shí)，Urms=0.614；N=256時(shí)，Urms=0.643。而正弦量 f（t）=sin t的有效值：

由計(jì)算結(jié)果比較可知每個(gè)周期內(nèi)的采樣點(diǎn)數(shù)多于256個(gè)，則輸出波形的準(zhǔn)確度高于9.4%。即采樣點(diǎn)N越大，波形越平滑且誤差越?。?2］

3.4 系統(tǒng)調(diào)試和實(shí)驗(yàn)結(jié)果

文中完成了系統(tǒng)的硬件連接和軟件設(shè)計(jì)以后，通過不斷優(yōu)化程序代碼，使系統(tǒng)的性能得以提高，顯示狀態(tài)更加穩(wěn)定。由示波器采集到的波形圖和TFTLCD上顯示的波形圖可以看出生成的波形穩(wěn)定且連續(xù)，并包含豐富的彩色信息。

4 結(jié)束語

文中針對(duì)諧波電能計(jì)量所需的信號(hào)發(fā)生問題進(jìn)行研究，設(shè)計(jì)一種采用 Cyclone IV、數(shù)模轉(zhuǎn)換器TLC5620以及TFT-LCD實(shí)現(xiàn)了含諧波成分的任意波形發(fā)生器。輸出的波形頻率、相位、幅度、諧波比例皆可調(diào)，同時(shí)具有輸出波形穩(wěn)定、精度高等特點(diǎn)，可滿足現(xiàn)代測試系統(tǒng)的要求，符合IEC 61850標(biāo)準(zhǔn)，可模擬電網(wǎng)中的諧波信號(hào)。