雙通道前導(dǎo)1預(yù)判模塊的全定制版圖設(shè)計與驗證

王穎，張躍宗，張競丹

（深圳信息職業(yè)技術(shù)學(xué)院電子與通信學(xué)院，廣東 深圳 518172）

雙通道前導(dǎo)1預(yù)判模塊的全定制版圖設(shè)計與驗證

王穎，張躍宗，張競丹

（深圳信息職業(yè)技術(shù)學(xué)院電子與通信學(xué)院，廣東 深圳 518172）

前導(dǎo)1判斷模塊是浮點加法運算中不可缺少的部分，在運算結(jié)果產(chǎn)生之前就對運算結(jié)果進(jìn)行預(yù)測的方式叫做前導(dǎo)1預(yù)判，相應(yīng)的電路叫前導(dǎo)1預(yù)判電路。經(jīng)過改進(jìn)的雙通道前導(dǎo)1預(yù)判電路與單通道運算結(jié)構(gòu)相比具有更高的運算速度，而全定制的版圖設(shè)計方法具有減小單元面積和時延的優(yōu)點，用全定制版圖設(shè)計的方法來設(shè)計雙通道前導(dǎo)1預(yù)判模塊，能夠進(jìn)一步提高其性能。

浮點運算；前導(dǎo)1； 雙通道；旁路邏輯；全定制；版圖設(shè)計

引言

前導(dǎo)1預(yù)判電路是浮點運算中不可缺少的一部分，其原理是將先導(dǎo)1位置的判斷與加/減法運算同步進(jìn)行，而不必等到加/減法運算完成以后再根據(jù)其結(jié)果進(jìn)行判定。在運算速度上，采用前導(dǎo)1預(yù)判電路的浮點運算單元比采用前導(dǎo)1判定電路的單元具有更大的優(yōu)勢。在前導(dǎo)1預(yù)判電路中，通過增加一個通道可以減少部分操作數(shù)的預(yù)判時間，進(jìn)一步提高電路的運算速度[1]。全定制版圖設(shè)計方法具有減少版圖面積和時延的優(yōu)點，將全定制版圖設(shè)計方法用于雙通道前導(dǎo)1預(yù)判電路中，能夠進(jìn)一步提高電路的性能。

1 雙通道前導(dǎo)1預(yù)判模塊的原理[1]

浮點操作數(shù)都是規(guī)格化數(shù)，在浮點減法運算中，當(dāng)有借位的情況發(fā)生時，先導(dǎo)1的位置是不確定的，這就需要使用預(yù)判模塊來進(jìn)行判斷。，而在浮點加法運算中，先導(dǎo)1的位置是不需要判斷的，因為除了溢出異常之外，先導(dǎo)1的位置一定是第一個非符號數(shù)。

通過研究浮點數(shù)減法運算的幾種情況，可以得到前導(dǎo)1位置與操作數(shù)前三位取值的關(guān)系對應(yīng)表，如表1所示。在表中，A和B是不考慮符號位的兩個操作數(shù)，且均為補碼形式，因此對減法運算所做的研究都是基于補碼的加法運算來進(jìn)行的。

通過表1中對浮點運算的分析可以發(fā)現(xiàn)我們將浮點運算分成兩個運算通道，能夠通過操作數(shù)的前三位確定前導(dǎo)1位置的操作數(shù)通過旁路邏輯，而其他操作數(shù)通過傳統(tǒng)前導(dǎo)1預(yù)判邏輯，該算法如圖1所示。

圖1 雙通道前導(dǎo)1預(yù)判模塊的邏輯算法Fig.1 The algorithm of the leading-one prediction circuit by two path

2 雙通道前導(dǎo)1預(yù)判模塊的全定制版圖設(shè)計

在雙通道前導(dǎo)1預(yù)判模塊中，操作數(shù)判斷邏輯的電路和旁路邏輯的電路如圖2(a)和(b)所示[1]。在圖中可以發(fā)現(xiàn)反相器、4輸入與門、3輸入與門、2輸入與門等門電路在電路結(jié)構(gòu)圖中多次被使用，那在進(jìn)行全定制版圖設(shè)計的時候可以將這些單元做成基本單元，調(diào)用時只需要按照需求調(diào)節(jié)其大小，然后按照要求拼接出所需要的電路，這樣可以減少大量重復(fù)勞動，提高畫圖的效率。

表1 前導(dǎo)1的位置與操作數(shù)前三位取值情況關(guān)系表Tab.1 The relationship between the position of the leading-one and the value of the first three bits of the operand

圖2 （a）操作數(shù)判斷邏輯電路結(jié)構(gòu)圖Fig.2（a） The circuit of the leading-one judgement circuit

圖2 （b）旁路邏輯電路結(jié)構(gòu)圖Fig.2（b）The circuit of the bypass logic

用全定制方法進(jìn)行版圖設(shè)計的時候，首先要確定單元的高度，所有基本單元具有同樣的高度，這樣便于拼接，另外還好確定金屬線的走向和分布，如在圖3的3輸入與門中，所有的金屬2都是縱向走線，且按照設(shè)計規(guī)則的要求進(jìn)行間隔，在需要用到金屬2的時候，只要找附近的金屬2進(jìn)行連接，其余沒有用到的金屬2可以刪除，這樣可以保證布線間距滿足設(shè)計規(guī)則的要求且具有最高的利用率。由于在進(jìn)行版圖拼接的時候阱接觸和襯底接觸不能重疊，所以在進(jìn)行單元設(shè)計的時候要考慮到拼接后的位置關(guān)系，為相鄰的單元的阱接觸和襯底接觸預(yù)留出位置，如圖3所示。

圖3 3輸入與門版圖實現(xiàn)Fig.3 The layout of the 3 inputs nand gate

單元版圖設(shè)計完成后可以按照電路結(jié)構(gòu)圖拼接版圖，如圖4所示，在拼接的時候要考慮到布局的“藝術(shù)性”，版圖設(shè)計不僅是一項技術(shù)，同時也是一門藝術(shù)，好的布局和布線能夠給人以美感，當(dāng)然這要在保證布局的合理性和布線盡可能短的前提下完成的。

圖4 拼接好的操作數(shù)判斷邏輯電路的版圖Fig.4 The layout of leading-one judgement circuit

3 版圖的驗證

版圖布局和連線完成后還要進(jìn)行設(shè)計規(guī)則檢查（DRC）和電路圖與版圖對比驗證（LVS），在進(jìn)行設(shè)計的時候，首先要保證單元版圖通過這兩項驗證，然后才能進(jìn)行拼接，拼接后的版圖要再進(jìn)行一次DRC和LVS檢查，如果發(fā)現(xiàn)錯誤，基本可以確定是在進(jìn)行拼接和連線的時候出現(xiàn)問題，而單元內(nèi)部沒有問題，這種分層設(shè)計便于查找錯誤。

4 結(jié)束語

本文對雙通道前導(dǎo)1預(yù)判電路的版圖全定制設(shè)計方法進(jìn)行了研究，利用全定制的版圖設(shè)計能夠減少版圖的面積，進(jìn)一步提高電路模塊的性能。

[1]王穎.改進(jìn)溢出判斷電路的設(shè)計與仿真研究[J].電子技術(shù)應(yīng)用.2012.05:49-51.WANG Ying.Research on des ign and s imulation of an improved overflow judgment circuit[J].Application of Electronic Technique 2012.05:49-51(in Chinese)

[2]Behrooz Parhami.computer Arithmetic-Algorithms and Hardware Designs[M].Oxford University Press,2000

[3]李笑盈.浮點加法運算器前導(dǎo)1預(yù)判電路的實現(xiàn)[J].計算機工程與應(yīng)用.2002,21: 142-143 LI Xiaoying.The Design of Leading-One Prediction in Floating-Point Adder[J].Computer Engineering and Applications.2002,21:142-143(in Chinese).

【責(zé)任編輯：高潮】

Full-custom layout design and simulation of a double path leading-one prediction circuit

WANG Ying,ZHANG Yuezong,ZHANG Jingdan
（School of Electionic Communication Technology,Shenzhen Institute of Information Technology,Shenzhen 518172,China）

The leading-one prediction is part of the floating point adder.T he leading-one prediction algorithm is based on leading-one prediction.The position of the loading-one can be predicted by two paths,and for some operators,the speed of operation can be accelerated and the power consumption can be lower.The full-custom layout design can potentially maximizes the performance of the circuit,and minimizes its area.

floating-point eading-one ; two-path; bypass- logic; full-custom ;layout design

TP332.21

A

1672-6332（2017）03-0029-03

2017-10-10

廣東省高等學(xué)?！扒О偈瞬排囵B(yǎng)工程”項目;深圳信息職業(yè)技術(shù)學(xué)院《數(shù)字IC設(shè)計》校級精品資源共享課程建設(shè)項目；廣東省二類品牌專業(yè)建設(shè)項目（2016gzpp126）。

王穎（1979-），女（漢），山東煙臺人，副教授，碩士，主要研究方向：超大規(guī)模集成電路設(shè)計。E-mail：wangy2006@sziit.edu.cn