地鐵值班臺(tái)硬件電路的設(shè)計(jì)

翟秀杰，吳　娜，李東格，趙　晉（河北科技大學(xué)信息科學(xué)與工程學(xué)院，石家莊 050000）

地鐵值班臺(tái)硬件電路的設(shè)計(jì)

翟秀杰，吳娜，李東格，趙晉
（河北科技大學(xué)信息科學(xué)與工程學(xué)院，石家莊 050000）

本文設(shè)計(jì)的地鐵值班臺(tái)（簡(jiǎn)稱值班臺(tái)）采用嵌入式Cortex-A8核心ARM處理器、核心板+底板的整體架構(gòu)，底板集成所需要的功能模塊，由音頻電路模塊和2B+D模塊等構(gòu)成，音頻電路模塊和2B+D模塊是值班臺(tái)設(shè)計(jì)的主要內(nèi)容和創(chuàng)新點(diǎn)。

ARM；WM8731芯片；XHFC-2SU芯片

1　引言

隨著計(jì)算機(jī)技術(shù)、微電子技術(shù)和網(wǎng)絡(luò)技術(shù)的迅速發(fā)展，嵌入式系統(tǒng)日益廣泛地應(yīng)用在移動(dòng)通信、消費(fèi)電子、儀器儀表、工業(yè)控制等設(shè)備中。值班臺(tái)是地鐵調(diào)度系統(tǒng)的二級(jí)指揮調(diào)度設(shè)備，部署于每個(gè)地鐵車站，對(duì)車站內(nèi)的各項(xiàng)工作進(jìn)行指揮，在地鐵通信系統(tǒng)中有重要作用。

原來設(shè)計(jì)的值班臺(tái)采用的是Inter處理器，由于此值班臺(tái)占用空間大、內(nèi)耗高等缺點(diǎn)逐漸不能滿足需要，因此，本文設(shè)計(jì)的值班臺(tái)采用嵌入式ARM A8處理器，這樣使值班臺(tái)工作穩(wěn)定性更高，功耗較小，對(duì)環(huán)境（如溫度、濕度、電磁場(chǎng)、振動(dòng)等）的適應(yīng)能力強(qiáng)，體積更小，且集成的功能較多。本論文介紹了值班臺(tái)硬件電路的整體架構(gòu)以及底板中音頻電路模塊和擴(kuò)展模塊硬件電路的設(shè)計(jì)。

2　值班臺(tái)硬件電路整體架構(gòu)

嵌入式系統(tǒng)的硬件核心是嵌入式處理器，嵌入式處理器的選擇必須根據(jù)設(shè)計(jì)的需求，在性能、功耗、功能、尺寸和封裝形式、SoC程度、成本、商業(yè)考慮等諸多因素之中進(jìn)行折中擇優(yōu)選擇。本文選擇的是Cortex-A8核心ARM板TI公司AM335X系列中AM3359作為值班臺(tái)的處理器，該處理器具有以下優(yōu)點(diǎn)：它是最便宜的Cortex A8處理芯片，降低了整個(gè)開發(fā)板研發(fā)成本；TI史上公開資料最全的一個(gè)芯片；產(chǎn)品定位最清晰的一個(gè)，惟一一個(gè)集成2個(gè)MAC的MCU；AM3359開發(fā)板支持Linux，Android，WinCE三種操作系統(tǒng)，已在工業(yè)控制、智能交通、電力系統(tǒng)、車載設(shè)備、通信設(shè)備、網(wǎng)絡(luò)終端等環(huán)境惡劣場(chǎng)合廣泛應(yīng)用。選擇該處理器的主要原因是因?yàn)橹绊?xiàng)目中采用的是AM335X系列內(nèi)核開發(fā)板，此開發(fā)板完全可以滿足本設(shè)計(jì)的要求，而且公司不用開發(fā)新的開發(fā)板，既節(jié)省了研發(fā)時(shí)間又大大減少了課題經(jīng)費(fèi)。

值班臺(tái)核心板模塊框圖如圖1所示，核心板是值班臺(tái)的最小系統(tǒng)，主頻率為720MHz，它集成了AM3359處理器芯片、電源芯片、DDRRAM芯片、eMMCFLASH芯片、RTC電路、時(shí)鐘電路、復(fù)位電路等芯片以及功能電路，還含有很多的外設(shè)接口，它用來與底板的功能模塊進(jìn)行通信的。

圖1　值班臺(tái)核心板模塊框圖

值班臺(tái)硬件電路開發(fā)板是由核心板和底板組成，底板則提供值班臺(tái)所需要的功能模塊，如音頻電路模塊、擴(kuò)展模塊等。

圖2　開發(fā)板模塊框圖

3　音頻電路模塊設(shè)計(jì)

音頻編碼解碼器的作用是將語音進(jìn)行模數(shù)或者是數(shù)模轉(zhuǎn)化。麥克風(fēng)采集語音后，語音進(jìn)去到音頻編碼解碼器，經(jīng)過模數(shù)轉(zhuǎn)化，變成數(shù)字信號(hào)，然后數(shù)字信號(hào)經(jīng)音頻編解碼器接口傳輸?shù)教幚砥鬟M(jìn)行編碼，并對(duì)語音進(jìn)行存儲(chǔ)來實(shí)現(xiàn)錄音功能。處理器對(duì)語音解碼后，數(shù)字信號(hào)傳輸給音頻編解碼器，音頻編解碼器中的D/A模塊將數(shù)字信號(hào)轉(zhuǎn)化為模擬信號(hào)，然后通過耳機(jī)或者音響播放出來。

用戶要求值班臺(tái)能實(shí)現(xiàn)左右通道獨(dú)立通話的功能，所以它在音頻模塊設(shè)計(jì)中是重點(diǎn)設(shè)計(jì)內(nèi)容。

3.1音頻編解碼器

數(shù)字音頻處理芯片選用的是wolfson公司的WM8731芯片，該芯片是一款帶有集成耳機(jī)驅(qū)動(dòng)器的功耗低且語音質(zhì)量高的24位音頻編碼解碼器。圖3是WM8731芯片電路圖。

圖3　WM8731芯片電路圖

本設(shè)計(jì)中WM8731的引腳LLINEIN和RLINEIN作為語音左聲道與右聲道信號(hào)的輸入，LHPOUT和RHPOUT引腳作為信號(hào)輸出，該芯片有可配置的數(shù)字音頻接口和2或3線可選的微處理器控制接口。

WM8731芯片中MODE（控制接口選擇線）、CSB（片選或地址選擇線）、SDIN（數(shù)據(jù)輸入線）和SCLK（時(shí)鐘輸入線）4個(gè)引腳作為控制接口，控制器通過控制接口對(duì)WM8731進(jìn)行配置，接口分為2線或3線模式，2線模式是MPU接口，3線模式是兼容SPI接口，本設(shè)計(jì)選擇使用2線模式，MODE引腳置地。

BCLK（數(shù)字音頻位時(shí)鐘）、DACDAT（DAC數(shù)字音頻數(shù)據(jù)輸入）、DACTRC（DAC采樣左/右聲道信號(hào)）、ADCDAT（ADC數(shù)字音頻信號(hào)輸出）、ADCLRC（ADC采樣左/右聲道信號(hào)）5個(gè)引腳為芯片的數(shù)字音頻接口，其作用是讀寫數(shù)據(jù)音頻信號(hào)。

核心板通過IIC總線接口對(duì)WM8731寄存器進(jìn)行配置，芯片初始化完成之后，手柄或免提采集到的語音數(shù)據(jù)通過LHPOUT引腳和RHPOUT引腳輸入到WM8731芯片，經(jīng)過模數(shù)轉(zhuǎn)化后，成為串行的數(shù)字信號(hào)，經(jīng)由MCASP接口傳入到核心板處理器，語音輸出時(shí)經(jīng)過WM8731數(shù)模轉(zhuǎn)化，由LHPOUT和RHPOUT引腳通過音響或耳機(jī)輸出語音。

3.2實(shí)現(xiàn)左右通道同時(shí)通話

本設(shè)計(jì)中采取免提在左話路手柄在左右話路之間任意切換的方法，來實(shí)現(xiàn)兩條話路能同時(shí)通話且兩者之間互相無影響的功能。

手柄在左右話路切換的思想是：由開關(guān)控制手柄的切換，當(dāng)開關(guān)置高時(shí)，手柄接左話路，置低時(shí)手柄接右話路，手柄采集到語音后，經(jīng)過一級(jí)放大器和二級(jí)放大器對(duì)語音進(jìn)行放大，然后語音通過左話路或者右話路進(jìn)入到WM8731芯片中進(jìn)行模數(shù)轉(zhuǎn)換，最后上報(bào)到核心板中的CPU，另外核心板的一個(gè)GPIO口用來檢測(cè)手柄的摘掛機(jī)。

用戶有時(shí)喜歡用手柄接聽，有時(shí)喜歡用免提接聽，所以設(shè)計(jì)了左手柄和左免提之間切換方案：左手柄和左免提的切換方案是通過核心板的GPIO引腳HF-L的高低電平切換的，當(dāng)引腳為低電平時(shí)，左話路切換至左手柄，用手柄接聽語音；當(dāng)引腳HF-L為高電平時(shí)，左話路接免提，語音是通過駐極麥克或者電容麥克輸入，通過揚(yáng)聲器或者音響輸出。

4　2B+D接口模塊

2B+D接口模塊用于連接程控交換機(jī)DUI板或者BRI板。XHFC-2SU是一款I(lǐng)SDN（綜合業(yè)務(wù)數(shù)字網(wǎng)）的收發(fā)芯片，有2個(gè)ISDN接口S/T或Up，這兩個(gè)接口是與數(shù)字程控交換機(jī)BRI板或DIU板中的S/T或Up

接口相連接的，實(shí)現(xiàn)值班臺(tái)與數(shù)字程控交換機(jī)連接的作用。ISDN接口選擇可以通過配置芯片引腳來進(jìn)行選擇的，1個(gè)PCM128/PCM64/PCM30接口，該接口是數(shù)字音頻接口，1個(gè)集成微處理器總線接口，它可以配置為8位并行處理器接口或者配置為串行處理器接口（SPI）。XHFC-2SU芯片中的FIFO當(dāng)作內(nèi)部存儲(chǔ)器，F(xiàn)IFO的含義是先入先出陣列，即先進(jìn)去的數(shù)據(jù)先出去，后進(jìn)來的數(shù)據(jù)后出去，所以只能順序?qū)懭霐?shù)據(jù)和順序讀出數(shù)據(jù)，F(xiàn)IFO存儲(chǔ)器使XHFC-2SU芯片數(shù)據(jù)采集、數(shù)據(jù)處理和數(shù)據(jù)傳輸都具有高效性。

4.1集成微處理器接口

表1　處理器訪問方式

處理器訪問方式如表1所示。集成微處理器總線接口用于處理器對(duì)XHFC-2SU芯片進(jìn)行操作，即與XHFC-2SU芯片進(jìn)行數(shù)據(jù)交換。處理器接口有并行處理器接口和SPI串行接口，通過芯片引腳進(jìn)行配置，本設(shè)計(jì)使用的是SPI串行接口作為處理器接口，SPI接口是一個(gè)同步串行外設(shè)接口，通過SPI接口可以使處理器與外圍設(shè)備兩者之間傳輸信息。

4.2FIFO和HDLC控制器

HDLC是一種高級(jí)數(shù)據(jù)鏈路控制器，它位于S/ T或Up接口的FIFO接口側(cè)，純數(shù)據(jù)存儲(chǔ)在FIFO中，當(dāng)HDLC控制器進(jìn)入到自動(dòng)零插入模式時(shí)，數(shù)據(jù)從HDLC控制器傳輸?shù)絀SDN接口或者是到PCM接口，當(dāng)HDLC控制器進(jìn)入到自動(dòng)刪零模式時(shí)，數(shù)據(jù)從ISDN接口或者PCM接口傳輸?shù)紿DLC控制器。

B通道FIFO寄存器可以配置成透明傳輸方式，bit順序配置為MSB，中斷配置為FIFO半滿（64字節(jié)，8ms），B通道FIFO配置如表2所示。

表2　B通道FIFO配置

FIFO也可配置為HDLC方式，用于傳輸D通道數(shù)據(jù)，bit順序配置為MSB，中斷配置為混合方式（FIFO半滿及幀結(jié)束都報(bào)中斷），D通道FIFO配置如表3所示。

表3　D通道FIFO配置

子通道處理功能用來實(shí)現(xiàn)降速率的數(shù)據(jù)傳輸，D通道收發(fā)時(shí)必須用到此功能，子通道處理配置如表4所示。

表4　子通道處理配置

4.3通用ISDN端口

XHFC-2SU芯片具有兩個(gè)通用的ISDN接口，可選擇配置為S/T口或者Up口，在本課題中配置為Up口，工作模式需要配置為TE模式，物理接口使用RJ45接口。通過V_SU_ACT發(fā)起激活去激活請(qǐng)求，通過A_SU_RD_STA讀取當(dāng)前接口狀態(tài)，通過A_ SU_SET_STA設(shè)置當(dāng)前端口狀態(tài).ISDN接口的配置如表5所示。

表5　ISDN接口配置

4.4XHFC-2SU數(shù)據(jù)流

數(shù)據(jù)流總的來說就是可編程的ISDN接口、PCM接口和FIFO之間的互聯(lián)，2B+D手柄通話數(shù)據(jù)流配置如圖3所示。

圖3　2B+D手柄通話數(shù)據(jù)流配置

5　結(jié)束語

本文設(shè)計(jì)的值班臺(tái)手柄可以左右切換，實(shí)現(xiàn)兩條話路同時(shí)通話的功能，而且兩條話路之間無影響，增強(qiáng)了值班臺(tái)的調(diào)度功能。值班臺(tái)程控交換機(jī)接口原來是B+D接口，現(xiàn)在改為2B+D接口，這樣提高了值班臺(tái)與程控交換機(jī)連接的可靠性。

[1] 周立功．ARM嵌入式系統(tǒng)基礎(chǔ)教程[M]．北京：北京航天航空大學(xué)出版社，2005,(1)

[2] 王永虹．STM32系列ARM Cortex-A3微控制器與實(shí)踐[M]．北京：北京航天航空大學(xué)出版社，2008

[3] 王永虹，徐煒，郝立平．STM32系列ARM Cortex-M3微控制器原理與實(shí)踐[M]．北京：北京航空航天大學(xué)出版社，2008

[4] 王田苗．嵌入式系統(tǒng)設(shè)計(jì)與實(shí)例開發(fā)[M]．清華大學(xué)出版社，2003

[5] 王宏志．基于Cortex-A8的智能電話的硬件設(shè)計(jì)與實(shí)現(xiàn)[J]．哈爾濱工業(yè)大學(xué)，2013

[6] 劉景華，王辛杰．基于WinCE5.0下WM8731音頻驅(qū)動(dòng)器設(shè)計(jì)，2011, 8(1): 77-80

The Design of Subway Station Console Extension Module

Zhai Xiujie, Wu Na, Li Dongge, Zhao Jin
(Institute of information science and engineering, Hebei University of Science and Technology, Shijiazhuang, 050000)

This design subway duty station (hereinafter referred to as the duty station) adopt embedded ARM Cortex-A8 core processor, overall architecture consisted of core board and base plate, function modules required by Backplane integration is made up of audio circuit module, 2B+D module and so on, audio circuit module and 2B+D module are the main content and innovation in the design of duty station.

ARM; WM8731 chip; XHFC-2SUchip

10.3969/J.ISSN.1672-7274.2016.02.005

TN915.852，TN92文獻(xiàn)標(biāo)示碼：A

1672-7274（2016）02-0019-04