一種新型低壓低功耗偽差分環(huán)形壓控振蕩器設計

王鎮(zhèn)道+伍錫安+朱小莉

摘 要：基于交叉耦合技術(shù)提出了一種新型低壓低功耗偽差分環(huán)形壓控振蕩器（VCO）.電路整體包括新型偽差分環(huán)形壓控振蕩器、輸出整形緩沖（buffer）電路兩個部分.在VCO電路中采用了尾電流源控制的反相器為基本延時單元，實現(xiàn)了一種新型低壓低功耗偽差分環(huán)形振蕩器設計，并采用線性化技術(shù)改善調(diào)節(jié)線性度.利用輸出buffer對VCO輸出波形進行整形，消除了這種結(jié)構(gòu)下輸出擺幅受到尾電流源影響而不能達到軌到軌擺幅的限制.基于0.13 μm標準CMOS工藝，利用cadence spectre進行仿真驗證，前仿真結(jié)果表明在電源電壓為1.2V時，該VCO相位噪聲為-100.58dBc/Hz@1 MHz，功耗為0.92 mW，在0.45～1 V的電壓范圍內(nèi)，頻率調(diào)諧范圍寬達0.303～1.63 GHz，具有非常好的調(diào)節(jié)線性度，在電源電壓為1 V時仍然能正常工作.

關(guān)鍵詞：偽差分； 低壓低功耗； 壓控振蕩器； 相位噪聲

中圖分類號：TN432 文獻標志碼：A

Design of a Novel Low-voltage Low-dissipation PseudoDifferential Ring VCO

WANG Zhendao，WU Xian，ZHU Xiaoli

（School of Physics and Micro-Electronics Science，Hunan University，Changsha 410082，China）

Abstract：A novel low-voltage and low-dissipation pseudo ring voltage-controlled oscillator （VCO） was proposed，based on cross coupling technology. The schematic includes the pseudo-differential ring VCO core and output shaping buffer. An inverter controlled by tail current source was used as the delay cell，which composed the novel low-voltage and low-dissipation pseudo-differential ring VCO. Moreover，linear technology was applied to improve the tuning linearity. Utilizing the output buffer circuit to trim the ring VCOs wave form，the proposed circuits eliminate the limitation of output swing which cannot reach the rail-to-rail output swing. The circuit was designed by 0.13 μm standard CMOS process，and simulated by the spectre in cadence under the supply voltage of 1.2V. The pre-simulation results show that the VCOs phase noise is only -100.58 dBc/Hz@1MHz，the power dissipation is 0.92 mW，the design shows a good tuning linearity between the voltage range from 0.45 to 1V，the frequency tuning range is from 0.303 to 1.63 GHz，and it can also work at 1V supply voltage.

Key words：pesudo-differential；low-voltage low-dissipation；VCO；phase noise

壓控振蕩器（Voltage Controlled oscillator，VCO）逐漸成為無線通訊系統(tǒng)、時鐘數(shù)據(jù)恢復系統(tǒng)和高性能數(shù)字系統(tǒng)中的重要部件，在時鐘信號產(chǎn)生、頻率綜合、時鐘數(shù)據(jù)恢復、無線通訊等應用中成為一個不可或缺的核心模塊[1]，對VCO的深入研究有著十分重大的意義.壓控振蕩器包括LC-VCO和環(huán)形VCO（Ring VCO）兩種類型.其中環(huán)形VCO分為單端環(huán)形VCO（Singled Ring VCO），差分環(huán)形VCO（Differential Ring VCO）和偽差分環(huán)形VCO（Pesudo Differential Ring VCO）[2].LC-VCO具有非常低的相位噪聲，成為在射頻無線通訊系統(tǒng)中的主流應用技術(shù)，但是LC-VCO需要利用電感元件，在目前集成電路制作工藝中，電感元件的制作與標準CMOS制作工藝兼容難度大，且芯片占用面積大，制作成本高.并且LC-VCO的調(diào)諧范圍比較小，大大限制了LC-VCO在寬調(diào)諧范圍產(chǎn)品中的應用.在對相位噪聲要求不苛刻的系統(tǒng)和應用中，選擇LC-VCO并不是一個非常合適的方案.光纖通訊系統(tǒng)及數(shù)模混合系統(tǒng)等的應用中，要求輸出信號具有寬的輸出范圍，因此VCO需要寬調(diào)諧范圍.環(huán)形VCO以其寬調(diào)諧范圍，高集成度和低制作成本，并且通過合理設計優(yōu)化也能夠在相位噪聲性能上做到足夠低，以滿足應用要求，同時可以實現(xiàn)多相位時鐘信號，以及低設計制作成本等優(yōu)勢，環(huán)形VCO成為高速光纖通訊系統(tǒng)中時鐘數(shù)據(jù)恢復電路、數(shù)模混合電路系統(tǒng)中時鐘生成電路中使用廣泛的核心模塊.單端環(huán)形VCO結(jié)構(gòu)簡單，但是對電源、襯底及其它應用環(huán)境中的共模噪聲抑制能力弱，相位噪聲性能差；全差分結(jié)構(gòu)具有良好共模噪聲抑制能力，一定程度上能夠改善相位噪聲，但是結(jié)構(gòu)復雜，往往還需要額外設計偏置電路，功耗也相應增加.文獻[3]設計的LC-VCO實現(xiàn)了很低的相位噪聲，但是由于用到了無源器件電感和電容，增加了設計成本，功耗也較高.文獻[4]采用了全差分結(jié)構(gòu)的VCO，實現(xiàn)了相位噪聲的改善，但是額外設計了偏置電路，功耗大大增加，這與集成電路發(fā)展的低功耗需求不符合[5-6].文獻[7]在反相器鏈基礎上通過加入兩組鎖存器，并進行動態(tài)切換實現(xiàn)寬調(diào)諧的偽差分VCO，雖然實現(xiàn)了相位噪聲的優(yōu)化，但是電路復雜度有所增加. 湖南大學學報（自然科學版）2017年針對單端環(huán)形VCO相位噪聲差，差分環(huán)形VCO結(jié)構(gòu)復雜，功耗大等問題，及低壓、低功耗的需求，基于反相器鏈和交叉耦合技術(shù)提出了一種新型低壓低功耗偽差分壓控振蕩器，并通過源極負反饋技術(shù)提高VCO的調(diào)節(jié)線性度，在相位噪聲上明顯優(yōu)于單端環(huán)形VCO，前仿真達到-100.58dBc/Hz@1 MHz，并且功耗顯著低于相關(guān)研究，僅0.92 mW，電源電壓低至1 V時仍能正常工作，實現(xiàn)了低壓低功耗設計.endprint

1 電路分析與設計

1.1 電路原理與設計

VCO是產(chǎn)生輸出信號頻率受到外部電壓控制的振蕩器電路，是閉環(huán)反饋系統(tǒng).系統(tǒng)振蕩需要滿足巴克豪森定理，即幅值條件和相位條件：

|H（s）|≥1（1）

∠H（s）=180°（2）

環(huán)形VCO的振蕩頻率計算公式為

f=1/（2NTd）（3）

式中：N為基本單元級數(shù)；Td為基本單元傳輸延時時間.

在單端環(huán)形振蕩器中，由于NMOS管與PMOS管工藝參數(shù)存在差異及單端環(huán)形振蕩器對噪聲的抑制能力差，導致過零點位置偏移或不對稱.差分環(huán)形VCO以其獨特的對稱結(jié)構(gòu)，同時在電路設計和版圖設計中做好匹配時，對噪聲的抑制能力強，理論上輸出波形具有本征對稱性，有很好的占空比.在對占空比有要求的電路系統(tǒng)中，此特性十分重要，但是由于傳統(tǒng)的全差分環(huán)形振蕩器結(jié)構(gòu)比較復雜，往往需要額外的偏置電路，功耗較高.本文提出一種新型的結(jié)構(gòu)簡單，功耗更低的偽差分環(huán)形VCO，結(jié)構(gòu)如圖1所示.

設計的環(huán)形壓控振蕩器以反相器為基本延時單元，反相器鏈交叉耦合組成偽差分環(huán)形VCO.每條反相器鏈包含五級延時單元，并通過耦合使得Voutn與Voutp分別再通過另一條鏈的最后一級延時單元實現(xiàn)反相，得到一組偽差分信號Voutn與Voutp，形成所需要的新型偽差分環(huán)形振蕩器.相比傳統(tǒng)差分結(jié)構(gòu)而言，該結(jié)構(gòu)更加簡單，不需要再單獨進行偏置電路的設計，在功耗上也大大降低了，并且具有優(yōu)于單端VCO的噪聲抑制性能.

實際電路的設計中，節(jié)點a與節(jié)點b，節(jié)點c與節(jié)點d之間，采用常開MOS管開關(guān)連接，而不是直接通過導線連接.這種耦合方式，能夠有效隔離另一條鏈上延時單元的寄生電容疊加到其中一條鏈的最后一級輸出節(jié)點上，避免了直接使用導線耦合使該級負載寄生電容增大，導致該級充放電時間與前四級不同，增加額外的延時抖動.

通過控制尾電流源電流大小對VCO的輸出頻率進行控制，為了保證放電電流受到控制電壓Vctr的調(diào)節(jié)，尾電流源需要工作在飽和區(qū)，因此VCO輸出電壓的低電位不能夠降低至地電位，將低電位定義為Vdsat.為了使輸出波形具有好的擺幅（軌到軌擺幅），增加了一級buffer電路進行電路整形，獲得軌到軌的輸出波形.

1.2 基本單元分析

本文設計的振蕩器延時單元如圖2所示.采用這種結(jié)構(gòu)，由于利用尾電流源電流控制放電過程，為了維持放電電流跟隨控制電壓Vctr變化，需要使得尾電流源MOS管工作在飽和區(qū)，故輸出電壓Vout最小值要滿足使尾電流源MOS管Mn2工作在飽和區(qū)的最低電壓Vdsat.基于這一限制條件對延時單元充放電過程進行分析.在反相器中分別通過N管和P管對等效電容進行充放電，完成輸入輸出電平的轉(zhuǎn)移，充放電延時τ=RonCeff.根據(jù)電容定義C=Q/V，Q=It得到延時單元傳輸延時時間為

t=C·ΔV/I（4）

假設當柵電壓處于低電位Vdsat時，N管關(guān)斷而P管開啟，電容開始充電，一直到（Vdd-Vdsat）/2，這個過程所需時間記為充電時間tch，記充電電流為Ich，則

tch=[（Vdd-Vdsat）/2-Vdsat]C/Ich（5）

當柵壓為高電位Vdd時，P管關(guān)斷而N管開啟，電容開始放電，并逐步從Vdd放電至（Vdd-Vdsat）/2，這個過程所需時間記為充電時間tdis，記尾電流源放電電流為Idis，則

tdis=[（Vdd-（Vdd-Vdsat）/2-Vdsat]C/Idis（6）

整個充放電過程所需時間為T=tch+tdis.圖1結(jié)構(gòu)中完成一個完整周期的信號處理，需要花費2×5×T的時間，即提出的偽差分結(jié)構(gòu)VCO振蕩頻率為

f=1/（10T）（7）

充電過程中，電流由PMOS管MP1決定，即

Ich=12μpCoxWL（Vgs-Vthp）2（8）

放電過程中，電流由電壓Vctr控制的尾電流源NMOS管Mn1決定，即

Idis=12μpCoxWL（Vctr-VR-Vthp）2（9）

通過改變控制電壓Vctr的大小來調(diào)節(jié)放電電流，實現(xiàn)對延時單元充放電時間長短的控制，從而調(diào)節(jié)輸出信號頻率.

1.3 調(diào)節(jié)線性度的改善

從1.2的分析可以發(fā)現(xiàn)，輸出信號頻率與電壓Vctr的關(guān)系并非線性關(guān)系，而是二次關(guān)系.但是在實際應用中，希望輸出信號頻率與Vctr之間具有較好的線性度.即調(diào)節(jié)線性度，因此采用經(jīng)典源極負反饋結(jié)構(gòu)來改善調(diào)節(jié)線性度，如圖2虛線框中部分所示.

由NMOS管Mn2與電阻R構(gòu)成源極負反饋結(jié)構(gòu)，該結(jié)構(gòu)中尾電流源電流大小為Idis=Vctr/（1/gm+R），并且當電阻R越大時，反饋越深，此時有Idis=Vctr/R，從而輸出信號的頻率f與控制電壓Vctr的關(guān)系改變?yōu)閒∝Vctr的一次關(guān)系.由二次函數(shù)關(guān)系轉(zhuǎn)變?yōu)橐淮魏瘮?shù)關(guān)系，VCO的調(diào)節(jié)線性度得到了大大的改善.在采用這一結(jié)構(gòu)后，尾電流源輸出電阻由只采用MOS管做尾電流源時的ro變?yōu)镽out=[（1+gmro）R+ro]≈gmroR，遠遠大于由單個NMOS管組成的尾電流源輸出電阻，具有更好的恒流源特性.輸出信號頻率f與控制電壓Vctr轉(zhuǎn)化曲線仿真結(jié)果如圖3所示.

從圖中可以得出在0.45～1 V電壓范圍內(nèi)，設計的偽差分環(huán)形VCO輸出信號頻率與控制電壓之間具有很好的線性度，即調(diào)節(jié)線性度得到大大的改善，并且KVCO=2.4 GHz/V.

為了進一步優(yōu)化VCO的輸出波形和占空比，設計了一個適用于高速信號處理的輸出buffer電路，結(jié)構(gòu)如圖4所示.由于需要處理來自于VCO的高速信號，頻率最高達到1.43 GHz，在利用比較器作為整形buffer時，需要大的帶寬，其增益受到限制.因此需要消耗較大的電流，尾電流管設計成大的寬長比，Vb由電源電壓進行偏置.仿真結(jié)果表明輸出buffer具有11.3 GHz的帶寬，遠遠高于需要處理的VCO的輸出信號的最高頻率，滿足設計要求.endprint

2 相位噪聲優(yōu)化

壓控振蕩器中，噪聲信號會導致輸出信號偏離理想信號的位置.偏離振蕩頻率一定帶寬位置的信號功率與本振信號功率的比值稱為相位噪聲.壓控振蕩器的相位噪聲主要由兩部分引起，一是電路應用的環(huán)境，二是電路結(jié)構(gòu)、電路器件自身引起的相位噪聲.環(huán)境噪聲在電路結(jié)構(gòu)上可以通過采用差分、偽差分結(jié)構(gòu)進行抑制優(yōu)化，本文采用偽差分結(jié)構(gòu)能夠有效抑制環(huán)境噪聲.在版圖設計過程中通過合理布局和設置保護環(huán)隔離噪聲的措施進行優(yōu)化.設計中針對電路自身非理想因素造成的相位噪聲進行分析并優(yōu)化.

2.1 器件熱噪聲優(yōu)化

Abidi等在相位噪聲的分析上進行了充分的模型驗證和分析，其中由于器件電阻熱噪聲引起的相位噪聲模型[8]為

ψ（f）=2kTI1VDD-Vt（γn+γp）+1VDDf0f2（10）

式（10）表明相位噪聲與電源電壓、充放電電流反相關(guān)，與溫度、工藝正相關(guān).在具體的電路設計過程中，由于采用低電源電壓，對優(yōu)化相位噪聲帶來限制，所以設計過程中通過選取足夠大的電流來優(yōu)化相位噪聲.

在此結(jié)構(gòu)中，尾電流源的噪聲對電路整體相位噪聲有著十分顯著的影響.因此通過選擇小的電阻來降低電阻噪聲對VCO的影響，這與前文所述的采用大的電阻有利于提高調(diào)節(jié)線性度相矛盾，因此在設計過程中合理選擇電阻阻值，在線性化和相位噪聲上進行折衷處理.

2.2 閃爍噪聲優(yōu)化

電路中延時單元的N管、P管及尾電流源中的N管中均存在閃爍噪聲.Abidi，Razavi等對相位噪聲的研究表明：MOS管閃爍噪聲對VCO相位噪聲的貢獻存在如下關(guān)系[9-11]

ψ（f）∞1N∑KfnWnLn+KfpWpLp（11）

式中：N是延時單元級數(shù)，Kfn，Kfp分別是N管P管的閃爍噪聲系數(shù).WnLn，WpLp分別是N管、P管的寬長比乘積.N一般取值為3～5級，Kf由工藝決定.因此在設計時可以通過采用大尺寸MOS管器件可以較好地優(yōu)化VCO的相位噪聲，同時選擇級數(shù)為5以降低相位噪聲.

除了以上因素造成VCO相位噪聲外，還有襯底和電源/地軌線耦合噪聲[12]，失配[11，13]等都會造成相位噪聲增加，對這些因素造成的相位噪聲，本文通過采用偽差分、版圖設計注重匹配能夠起到有效抑制作用.圖5所示為設計的VCO相位噪聲前仿真結(jié)果圖.仿真結(jié)果表明，在偏離本振信號1 MHz處相位噪聲是-100.58 dBc/Hz.

3 版圖設計與后仿真

基于0.13 μm工藝的版圖設計規(guī)則要求完成了電路的版圖設計，如圖6所示.包括了VCO核心電路和整形電路兩部分，整體面積為28.8 μm×27.9 μm.

基于設計的版圖提取相關(guān)寄生參數(shù)，完成后仿真，得到的頻率f與控制電壓Vctr轉(zhuǎn)化曲線后仿真結(jié)果如圖7所示.仿真結(jié)果表明：在0.45～1 V電壓范圍內(nèi)，設計的VCO電路仍具有好的調(diào)節(jié)線性度，0.269～1.414 GHz的寬調(diào)諧范圍，KVCO=2.08 GHz/V.相位噪聲后仿真結(jié)果如圖8所示，仍具有-98.64 dBc/Hz@1 MHz的相位噪聲.VCO后仿真輸出信號波形如圖9所示，結(jié)果表明：輸出高電平為1.19 V，輸出低電平為0.023 V，具有接近軌到軌的滿擺幅輸出.

4 對比與測試

為了進一步驗證分析所設計的偽差分環(huán)形壓控振蕩器（VCO）的性能特征，對該VCO和近年已有相關(guān)設計[7，14-16]的關(guān)鍵性能參數(shù)進行比較，如表1所示，表1中列舉的性能參數(shù)為仿真結(jié)果.

表1中的對比表明：在低電源電壓下，設計的偽差分環(huán)形VCO能夠達到與其它結(jié)構(gòu)相近甚至更優(yōu)的性能，并且具有更低的工作電壓，以及比同類工作低很多的功耗，非常符合當前電子產(chǎn)品應用中對低壓低功耗的要求，并且具有結(jié)構(gòu)簡單，設計制造成本低等優(yōu)勢.

設計的偽差分VCO已成功應用于鎖相環(huán)系統(tǒng)中，并成功流片.對芯片利用泰克MSO5104進行測試.圖10所示為應用于鎖相環(huán)的偽差分VCO輸出1.2 GHz信號，經(jīng)過8分頻后的輸出波形測試結(jié)果，分頻后信號頻率為150 MHz，測試結(jié)果為149.9 MHz，輸出占空比為49.57%，擺幅-0.083-1.104 V，接近滿擺幅.

5 結(jié) 論

基于0.13 μm標準CMOS工藝設計了一種新型低壓低功耗偽差分環(huán)形壓控振蕩器，其結(jié)構(gòu)簡單，功耗很低，前仿真具有接近軌到軌輸出擺幅00177 ～1.19 V.最高工作頻率下，電路功耗也僅092 mW，偏離中心頻率1 MHz處相位噪聲為-100.58 dBc/Hz，具有0.303～1.63 GHz的頻率調(diào)諧范圍，整個范圍寬達1.333 GHz，最低工作電壓可為1 V，具有低壓、低功耗、寬調(diào)諧范圍的優(yōu)勢特性.并成功應用于鎖相環(huán)系統(tǒng)中.

參考文獻

[1] JALIL J，REAZ M B I，ALI M A M.CMOS differential ring oscillators： review of the performance of CMOS ROs in communication systems[J].IEEE Microwave Magazine，2013，14（5）：97-109.

[2] RICKETTS D，MCNEILL J A.The designer's guide to jitter in ring oscillators[J].Designers Guide Book，2009，32（6）：870-879.

[3] 曾健平，章兢，謝海情，等.1.8 GHz寬帶低相位噪聲CMOS壓控振蕩器設計[J].湖南大學學報：自然科學版，2007，34（6）：37-40.

ZENG Jianping，ZHANG Jing，XIE Haiqing，et al.Design of a 1.8 GHz wide band，low phase noise CMOS VCO[J].Journal of Hunan University： Natural Sciences，2007，34（6）：37-40.（In Chinese）endprint

[4] 程夢璋，景為平.CMOS環(huán)型壓控振蕩器的設計[J].電子科技大學學報，2009，38（2）：305-308.

CHENG Mengzhang，JING Weiping.Design of CMOS ring controlled oscillator[J].Journal of University of Electronic Science and Technology of China，2009，38（2）：305-308.（In Chinese）

[5] 張明文.新形勢下超低功耗集成電路技術(shù)研究[J].電子制作，2016（18）：26-27.

ZHANG Mingwen.Research of ultra-low dissipation integrated circuit under new situation[J].Practical Electronics，2016（18）：26-27.（In Chinese）

[6] 張興，杜剛，王源，等.超低功耗集成電路技術(shù)[J].中國科學：信息科學，2012，42（12）：1544-1558.

ZHANG Xing，DU Gang，WANG Yuan，et al.Technology of ultra-low dissipation integrated circuit[J].Science China： Information Sciences，2012，42（12）：1544-1558.（In Chinese）

[7] 卓匯涵，張萬榮，靳佳偉，等.一種低功耗寬頻率調(diào)諧范圍的偽差分環(huán)形VCO[J].半導體技術(shù)，2015，40（5）：343-347.

ZHUO Huihan，ZHANG Wanrong，JIN Jiawei，et al.A low power and wide tuning range pseudo different ring-VCO[J].Semiconductor Integrated Circuit，2015，40（5）：343-347.（In Chinese）

[8] ABIDI A A.Phase noise and jitter in CMOS ring oscillators[J].IEEE Journal of Solid-State Circuits，2006，41（8）：1803-1816.

[9] SUMAN S，SHARMA K G，GHOSH P K.Analysis and design of current starved ring VCO[C]//International Conference on Electrical，Electronics，and Optimization Techniques.Chenai，Tamilnallu India，2016：3222-3227.

[10]SAMADIAN S，GREEN M M.Phase noise in dual inverter-based CMOS ring oscillators[C]//IEEE International Symposium on Circuits and Systems.IEEE，2006：1679-1682.

[11]RAZAVI B.A study of phase noise in CMOS oscillators[J].IEEE Journal of Solid-State Circuits，1996，31（3）：331-343.

[12]HEYDARI P.Analysis of the PLL jitter due to power/ground and substrate noise[J].IEEE Transactions on Circuits & Systems，2005，51（12）：2404-2416.

[13]RAZAVI B.Design of analog CMOS integrated circuits[M].America：mcGraw-Hill Educatiom，2001：376-389.

[14]THABET H，MEILLèRE S，MASMOUDI M，et al.A low power consumption CMOS differential-ring VCO for a wireless sensor[J].Analog Integrated Circuits and Signal Processing，2012，73（3）：731-740.

[15]ZHANG C，LI Z，F(xiàn)ANG J，et al.A novel high-speed CMOS fully-differentical ring VCO[C]//IEEE International Conference on Solid-State and Integrated Circuit Technology.IEEE，2014：1-3.

[16]謝連波，桑紅石，方海濤，等.低功耗CMOS差分環(huán)形壓控振蕩器設計[J].微電子學與計算機，2013，30（5）：104-107.

XIE Lianbo，SANG Hongshi，F(xiàn)ANG Haitao，et al.A design of low power consumption differential voltage controlled ring oscillator[J].Microelectronics &Computer，2013，30（5）：104-107.（In Chinese）endprint