基于CPLD與DSP的數(shù)字式電抗器的設(shè)計(jì)

王衛(wèi)兵 徐倩 張慧峰

摘要：為了更為準(zhǔn)確可行地根據(jù)系統(tǒng)內(nèi)無(wú)功狀態(tài)進(jìn)行抵消電力線電容效應(yīng)，設(shè)計(jì)了一種可以根據(jù)系統(tǒng)實(shí)時(shí)運(yùn)行狀態(tài)平滑輸出所需感性無(wú)功的數(shù)字式電抗器。該數(shù)字電抗器通過(guò)控制二次側(cè)逆變器來(lái)改變本身電感線圈的感性電流以盡量抵消接地電容電流，從而達(dá)到動(dòng)態(tài)無(wú)功補(bǔ)償?shù)哪康摹Ｖ鰿PU選用DSP，并與CPLD、A/D相配合從而產(chǎn)生PWM以控制后續(xù)逆變電路。通過(guò)仿真和實(shí)驗(yàn)證明，設(shè)計(jì)的數(shù)字式電抗器具有結(jié)構(gòu)簡(jiǎn)單、響應(yīng)速度快、無(wú)級(jí)可調(diào)并且電感調(diào)節(jié)范圍大等優(yōu)點(diǎn)，達(dá)到了調(diào)節(jié)電力線無(wú)功平衡的作用。

關(guān)鍵詞：數(shù)字電抗器；PWM控制技術(shù)；CPLD邏輯器件；DSP處理器

DOI：1015938/jjhust201705011

中圖分類號(hào)： TP3021

文獻(xiàn)標(biāo)志碼： A

文章編號(hào)： 1007-2683（2017）05-0058-07

The Design of Digital Reactor Based on CPLD and DSP

WANG Weibing1，XU Qian2，ZHANG Huifeng1

（1School of Computer Science and Technology，Harbin University of Science and Technology， Harbin 150080， China；

2Distribution Operating Inspection Office，Harbin Branch of Heilongjiang Power，State Grid Corporation of China， Harbin 150016， China）

Abstract：In order to counteract the transmission line capacitance effect relatively accurate based on the reactive power state of the system， this paper designs a kind of parallel digital reactor which can output the required perceptual reactive power smoothly according to the power system realtime reactive state This digital reactor changes the inductive current which flows through the reactors inductance coil by controlling secondary side voltage inverter to offset the grounding capacitive current DSP is used as CPU which is cooperated with CPLD and ADC to control the inverter output PWM The experimental results show that digital reactor that has the advantages of simple configuration， rapid response and wide range continuously of inductance change to reached well to adjust the action of making power penetration line reactive power balance

Keywords：digital reactor； PWM control technology； CPLD device； DSP

收稿日期： 2016-01-07

基金項(xiàng)目： 國(guó)家自然科學(xué)基金（61305001）

作者簡(jiǎn)介：

徐倩（1969—），女，高級(jí)工程師；

張慧峰（1989—），男，碩士研究生

通信作者：

王衛(wèi)兵（1964—），男，教授，Email：wangweibing163@163.com.

0引言

在電力系統(tǒng)中，由電力線電容效應(yīng)引起的較大對(duì)地電容電流會(huì)使電力系統(tǒng)在運(yùn)行過(guò)程中出現(xiàn)長(zhǎng)距離空載線路的空載末端電壓超出額定電壓、空載切除電路引起操作過(guò)電壓等弊端。在電力系統(tǒng)中一般采用電抗器來(lái)抵消電力線上的電容效應(yīng)從而改善電能質(zhì)量。在實(shí)際應(yīng)用中，由于系統(tǒng)負(fù)載及天氣的影響，系統(tǒng)本身的無(wú)功容量會(huì)發(fā)生變化。隨著我國(guó)電力事業(yè)的飛速發(fā)展，一種可以根據(jù)系統(tǒng)參數(shù)變化和設(shè)計(jì)需要人為改變其本身感性參數(shù)的可控式電抗器的出現(xiàn)對(duì)電力系統(tǒng)發(fā)展至關(guān)重要。

目前，按照調(diào)節(jié)方式，可控式電抗器主要分為傳統(tǒng)機(jī)械式可控電抗器、磁控電抗器（MCR）、晶閘管控制電抗器（TCR）、PWM控制電抗器[1]和超導(dǎo)可控電抗器。傳統(tǒng)的機(jī)械式可調(diào)電抗器具有電感連續(xù)可調(diào)，結(jié)構(gòu)簡(jiǎn)單，容易控制，不產(chǎn)生濾波，但是調(diào)節(jié)精度很差，難以適應(yīng)電力發(fā)展，逐漸被淘汰。磁控電抗器控制簡(jiǎn)單，結(jié)構(gòu)比較復(fù)雜，能夠連續(xù)平滑地調(diào)節(jié)，常用于高壓線路中，但是產(chǎn)生的濾波比較大。晶閘管控制電抗器的結(jié)構(gòu)簡(jiǎn)單[2]，控制靈活，精度也較高，但需要加以專門的濾波裝置，造價(jià)很高，常用于低壓領(lǐng)域。PWM控制電抗器精度很高[3]，而且引起諧波含量很小，但是操作較復(fù)雜。本文利用CPLD和DSP及高精度ADC芯片和IGBT高頻大功率開關(guān)器件基于PWM原理設(shè)計(jì)一種能夠進(jìn)行動(dòng)態(tài)無(wú)功補(bǔ)償?shù)臄?shù)字式電抗器，同時(shí)通過(guò)軟件仿真以及實(shí)驗(yàn)進(jìn)行了驗(yàn)證[4]。

1原理分析endprint

圖1為10kV電力系統(tǒng)等效原理圖。如下圖所示，US為系統(tǒng)電源電壓，LS為系統(tǒng)等效電感，CS為電力線等效接地電容，LT為吸收系統(tǒng)等效電容產(chǎn)生容性無(wú)功的并聯(lián)電抗器。

由電工學(xué)原理可知道，在交流電路中，純電容C中的電流ic超前端電壓90°，純電感中的電流iL，則落后端電壓90°，電抗器中的電流滯后于電容電流180°[5]。根據(jù)圖1可知，電感電流和電容電流方向相反，就可以減少接地電流，甚至可以完全抵消接地電流。適當(dāng)選擇參數(shù)可使

I·L+I·C≈0（1）

當(dāng)圖1系統(tǒng)滿足式（1）時(shí)，可使電氣化鐵路信號(hào)燈系統(tǒng)的電力線的末端電壓近似等于首端電壓。所以可以控制電抗器的電流來(lái)補(bǔ)償系統(tǒng)中接地電容電流。

本設(shè)計(jì)提出了如圖2所示的運(yùn)用數(shù)字電抗器來(lái)進(jìn)行電力系統(tǒng)無(wú)功平衡調(diào)節(jié)的系統(tǒng)等效圖。其中US為系統(tǒng)輸入電壓；LS為系統(tǒng)在電力線的等效電感；CS為電力線電容效應(yīng)對(duì)應(yīng)的等效電容；LT為并入系統(tǒng)起無(wú)功平衡的電抗器。LT由電感值分別為03 LT和07 LT的兩個(gè)電抗線圈串聯(lián)而成，線圈1為額定電感，并起濾除PWM產(chǎn)生的毛刺；線圈2起容量調(diào)節(jié)作用。由于線圈2具有二次繞組，控制二次繞組的電流形成±30%電流容量調(diào)節(jié)，并且與單相逆變器相連；控制電路由單相全橋電壓型有源逆變器組成。逆變器的每個(gè)橋臂由IGBT與反并聯(lián)二級(jí)管組成。該設(shè)計(jì)可根據(jù)實(shí)際需求調(diào)節(jié)輸出電流，并確保輸出電流諧波畸變率小于5%。電抗器的鐵心應(yīng)盡可能保持整體性，以減少噪音。如圖2所示，電氣化鐵路信號(hào)燈系統(tǒng)并聯(lián)數(shù)字電抗器系統(tǒng)構(gòu)成等效圖。其中電容電流IC與并聯(lián)電抗器電流IL方向相反。本設(shè)計(jì)可完成并聯(lián)數(shù)字電抗器電感電流的±30%調(diào)節(jié)，達(dá)到期望可調(diào)結(jié)果。

當(dāng)10kV電力系統(tǒng)開始運(yùn)行時(shí)，未接入并聯(lián)數(shù)字電抗器時(shí)，容性無(wú)功功率產(chǎn)生容性電流Ic，因而電容兩端電壓升高，從而導(dǎo)致工頻過(guò)電壓；當(dāng)接入并聯(lián)電抗器時(shí)，電抗器能夠吸收一部分容性無(wú)功功率，過(guò)電壓會(huì)隨之減小。為了使電容兩端電壓U與電源電壓US基本相等，可以通過(guò)控制單相全橋電壓型有源逆變器產(chǎn)生感性電流抵消等效電容產(chǎn)生的容性電流，最終達(dá)到并聯(lián)數(shù)字電抗器實(shí)時(shí)補(bǔ)償電力線對(duì)地電容電流的目的。在運(yùn)行的整個(gè)過(guò)程中，若電力線等效電容、等效電感，負(fù)載發(fā)生變化，會(huì)導(dǎo)致系統(tǒng)的無(wú)功功率分布再次發(fā)生變化。為了提高電壓調(diào)節(jié)的準(zhǔn)確性，需要改變并聯(lián)數(shù)字電抗器的電流，可通過(guò)該有源逆變器輸出電流的大小，等效改變電抗器的感性容量，即IL≈IC，使得始終電容兩端電壓U與電源電壓US近似相等，達(dá)到調(diào)節(jié)目的。

根據(jù)電力電子技術(shù)基礎(chǔ)知識(shí)可知，有源逆變器可以等效為一個(gè)電流源，所以圖2所示系統(tǒng)的等值電路圖如圖3所示。

當(dāng)受控電流源起補(bǔ)償電流的作用，使得等效電容兩端的電壓與電源電壓相等。 根據(jù)圖3可以得：

ωLS+1ωCSI1-1ωCSI2=US

-1ωCS+1ωCS+ωLTI2-7ωLT10I3=0

I3-I=0（2）

經(jīng)整理得出：

I1=2US+2ω2USLTCS-ωLTI2ω（LS+ω2LSLCS+L）（3）

I2=2US-ω3LSLTCS-ωLTI2ω（LS+ω2LSLCS+L）（4）

所以LT兩端電壓U為：

U=LTI2-12LTI3=LTI2+12LTI（5）

將式（4）帶入式（5），經(jīng)整理得出i與Us的關(guān)系：

I=2US（ω2LTCS+1）ωLT（6）

由上述計(jì)算公式可以得知，若使電氣化鐵路信號(hào)燈系統(tǒng)電力線末端電壓U近似等于電源電壓US，可使可控電流源輸出電流I滿足式（6）達(dá)到調(diào)試目的。

利用MATLAB軟件進(jìn)行仿真可以得到電抗器電感參數(shù)以及電抗器兩端電壓和通過(guò)電抗器電流之間的關(guān)系。仿真是在單相10kV條件下運(yùn)行的，等效電感為55mH，等效對(duì)地電容為18μF，并聯(lián)電抗器為60H。仿真圖如圖4所示，同時(shí)將得到的數(shù)據(jù)進(jìn)行線性擬合，擬合結(jié)果如圖5所示。在一定范圍內(nèi)改變電抗器電感參數(shù)，可得電抗器兩端電壓和通過(guò)電抗器電流之間的關(guān)系。

由上可知電抗器兩端電壓和通過(guò)電抗器電流滿足線性關(guān)系。因此，本文在設(shè)計(jì)編程時(shí)，需要補(bǔ)償?shù)碾娏骺梢愿鶕?jù)電壓目標(biāo)值進(jìn)行計(jì)算。

由于10kV電力系統(tǒng)并聯(lián)數(shù)字電抗器是通過(guò)改變數(shù)字電抗器的一次側(cè)電流來(lái)改變系統(tǒng)的無(wú)功狀態(tài)，所以使數(shù)字電抗器的一次側(cè)電流等于通過(guò)計(jì)算得出的電流指令值便可達(dá)到系統(tǒng)調(diào)節(jié)目的。因此本文為了減小調(diào)節(jié)誤差，采用電流滯環(huán)比較的方式來(lái)控制逆變器交流側(cè)電流的輸出。

如圖6所示為本設(shè)計(jì)采用的滯環(huán)比較型PWM電流跟蹤控制單相全橋式有源逆變電路原理圖。根據(jù)該圖所示控制過(guò)程如下：控制過(guò)程是把指令電流i1和實(shí)際一次側(cè)電流i的偏差i1-i作為帶有滯環(huán)特性的比較器的輸入，通過(guò)其輸出來(lái)控制功率器件VT1、VT2、VT3、VT4的通斷。其中VT1、VT4和 VT2、VT3分別作為一對(duì)進(jìn)行控制。設(shè)i的正方向如圖所示，當(dāng)i1>0時(shí)，若ii1時(shí)，i需要減小，VT2、VT3導(dǎo)通，VT1、VT4關(guān)斷。當(dāng)i1<0，若i>i1，i需要減小，VT2、VT3導(dǎo)通，VT1、VT4關(guān)斷；若i

如圖8所示為仿真系統(tǒng)仿真得出的PWM控制信號(hào)波形[6]，上下兩路控制信號(hào)互補(bǔ)。該圖的上邊PWM控制信號(hào)輸出給逆變器開關(guān)器件VT1和VT4，控制VT1和VT4的開通與關(guān)斷；下邊的PWM控制信號(hào)輸出給逆變器開關(guān)器件VT2和VT3，控制VT2和VT3的開通與關(guān)斷。

2系統(tǒng)整體結(jié)構(gòu)設(shè)計(jì)

21系統(tǒng)結(jié)構(gòu)

如圖9所示為10kV電力系統(tǒng)并聯(lián)型數(shù)字電抗器系統(tǒng)結(jié)構(gòu)圖，本文通過(guò)10kV高壓分壓器采集電抗器一次側(cè)兩端電壓信號(hào)；通過(guò)霍爾電流傳感器采集電抗器一次側(cè)電流信號(hào)；同時(shí)監(jiān)測(cè)逆變器的直流側(cè)電容兩端電壓信號(hào)。然后將系統(tǒng)采集的三路模擬信號(hào)傳送到計(jì)算控制環(huán)節(jié)。其中計(jì)算控制環(huán)節(jié)包括指令電流計(jì)算環(huán)節(jié)、直流電壓控制環(huán)節(jié)和補(bǔ)償電流計(jì)算控制環(huán)節(jié)，經(jīng)過(guò)一系列的計(jì)算和比較，得出PWM控制輸出波形[7]，通過(guò)隔離芯片輸送到驅(qū)動(dòng)模塊，來(lái)驅(qū)動(dòng)逆變器IGBT的開通與關(guān)斷。

系統(tǒng)運(yùn)行時(shí)，若因系統(tǒng)內(nèi)容性無(wú)功過(guò)剩而需要增大感性無(wú)功時(shí)，控制系統(tǒng)中的CPU根據(jù)系統(tǒng)的實(shí)時(shí)狀態(tài)分析計(jì)算出指令電流值，此時(shí)若想適量增加并聯(lián)數(shù)字電抗器一次側(cè)電流IL使其與指令電流值相等，在CPLD中比較產(chǎn)生PWM輸出控制驅(qū)動(dòng)模塊使VT1和VT4導(dǎo)通，同時(shí)必須使VT2和VT3關(guān)斷，逆變器輸出交流電流I2，通過(guò)互感作用使得IL實(shí)際值達(dá)到指令電流值。

若當(dāng)感性無(wú)功過(guò)剩時(shí)，需要減少系統(tǒng)內(nèi)的感性無(wú)功，控制系統(tǒng)中的CPU根據(jù)系統(tǒng)的實(shí)時(shí)狀態(tài)分析計(jì)算出指令電流值，此時(shí)若想適量減小電抗器一次側(cè)電流IL使其與指令電流值相等，從而通過(guò)PWM控制VT2和VT3導(dǎo)通，需使VT1和VT4同時(shí)關(guān)斷，逆變器輸出交流電流-I2，通過(guò)互感作用讓IL實(shí)際值接近指令電流值。

22硬件設(shè)計(jì)

控制器是數(shù)字式電抗器控制方面的核心部分，決定著數(shù)字電抗器感性電流的補(bǔ)償性能，主要完成電抗器一次測(cè)電壓、電流檢測(cè)及基波提取、逆變器直流側(cè)電容電壓檢測(cè)、補(bǔ)償電流跟蹤控制、直流側(cè)電壓控制等功能。本節(jié)將介紹基于高精度ADC、CPLD和DSP為主芯片結(jié)構(gòu)的數(shù)字電抗器主控制器的硬件設(shè)計(jì)部分[8]。圖10為整個(gè)控制器的結(jié)構(gòu)圖。

根據(jù)并聯(lián)數(shù)字電抗器運(yùn)行實(shí)時(shí)性的要求，采用DSP作為CPU與高精度ADC和CPLD相互配合，從而在每個(gè)周期輸出500個(gè)計(jì)算電流數(shù)字值，同時(shí)產(chǎn)生2-5kHz的PWM調(diào)制信號(hào)輸出到驅(qū)動(dòng)電路。上述框圖的整體工作過(guò)程為：CPLD控制A/D采樣時(shí)間，接收經(jīng)過(guò)信號(hào)調(diào)理電路、模數(shù)轉(zhuǎn)換得到的采樣數(shù)據(jù)，寫到雙口RAM的不同地址區(qū)域里；DSP根據(jù)CPLD發(fā)出的板選信號(hào)從雙口RAM另一側(cè)讀出采樣數(shù)據(jù)，計(jì)算需要輸出的電流，即指令電流，該電流由逆變器直流側(cè)穩(wěn)壓有功充電電流和感性無(wú)功補(bǔ)償電流組成。再把指令電流寫回雙口RAM，在CPLD內(nèi)將指令電流與實(shí)測(cè)并聯(lián)電抗器一次側(cè)電流進(jìn)行比較，產(chǎn)生4路PWM信號(hào)，經(jīng)隔離芯片ADUM3220并通過(guò)DB9屏蔽線與驅(qū)動(dòng)器連接，發(fā)出+15V或-10V的驅(qū)動(dòng)信號(hào)控制主電路中IGBT的開通與關(guān)斷。同時(shí)若驅(qū)動(dòng)模塊發(fā)生故障時(shí)候，驅(qū)動(dòng)模塊將通過(guò)隔離芯片向CPLD發(fā)出故障信號(hào)，以使CPLD做出判斷；若系統(tǒng)中出現(xiàn)諸如系統(tǒng)短路等故障時(shí)，通過(guò)4路開關(guān)輸入電路傳輸?shù)紺PLD中進(jìn)行處理，發(fā)出信號(hào)斷開繼電器，進(jìn)行系統(tǒng)保護(hù)或者系統(tǒng)正常運(yùn)行時(shí)，若需要斷開某些設(shè)備，也可以通過(guò)CPLD發(fā)出信號(hào)斷開繼電器。

本文采用高精度的ADC芯片MAX1324與型號(hào)為EPM1270T144C5N的邏輯器件CPLD配合將模擬數(shù)據(jù)轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)。當(dāng)控制系統(tǒng)需要對(duì)前端采集的模擬信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換時(shí)，先由CPLD通過(guò)低8位數(shù)據(jù)通道發(fā)送8位數(shù)據(jù)對(duì)MAX1324進(jìn)行通道選擇，然后通過(guò)控制MAX1324使其對(duì)所選通道的模擬信號(hào)進(jìn)行轉(zhuǎn)換，得到對(duì)應(yīng)的14位數(shù)字信號(hào)，然后再寫入相應(yīng)的CPLD寄存器里進(jìn)行數(shù)據(jù)應(yīng)用。

在工業(yè)設(shè)計(jì)中，為了防止外部電路產(chǎn)生短路等故障引起控制板毀壞，需要在控制器與外部電路之間做隔離保護(hù)，多數(shù)情況下采用電磁隔離或光電隔離[9]?？紤]到驅(qū)動(dòng)器對(duì)于輸入信號(hào)延遲時(shí)間60ns的要求，因此本文在控制器和主電路驅(qū)動(dòng)器之間采用電磁隔離，選用ADI公司ADUM3220隔離芯片，該芯片工作頻率可以達(dá)到1MHz，輸出端電壓范圍+45V～+18V，滿足驅(qū)動(dòng)器的輸入要求。輸入端邏輯電平+33V～+5V，可以與輸出電平為+33V的CPLD直接連接。此隔離芯片具有兩個(gè)輸入通道，因此對(duì)于主電路4個(gè)IGBT產(chǎn)生的4路PWM驅(qū)動(dòng)信號(hào)，只需要2個(gè)隔離芯片。

本設(shè)計(jì)選用了型號(hào)為FZ400R12KS4的IGBT作為逆變器的開關(guān)器件。為了使CPLD輸出的PWM能夠安全、穩(wěn)定地驅(qū)動(dòng)IGBT的開關(guān)，應(yīng)在CPLD的PWM信號(hào)輸出引腳與IGBT之間建立一套驅(qū)動(dòng)電路。本設(shè)計(jì)所選IGBT為全橋開關(guān)且開通觸發(fā)信號(hào)為+15V，關(guān)斷觸發(fā)信號(hào)為-10V。本文選用瑞士CONCEPT的2SC0435T2A0-17驅(qū)動(dòng)模塊，該模塊具有以下特點(diǎn)：高集成雙通道驅(qū)動(dòng)模塊；單通道門級(jí)驅(qū)動(dòng)電流為±35A，驅(qū)動(dòng)功率為4W；驅(qū)動(dòng)信號(hào)為+15V/-10V；可驅(qū)動(dòng)1200V或1700V IGBT模塊；具有SCALE-2技術(shù)的驅(qū)動(dòng)器。

3軟件設(shè)計(jì)及系統(tǒng)仿真

數(shù)字式電抗器控制器的軟件設(shè)計(jì)根據(jù)硬件電路的特點(diǎn)基于DSP+CPLD編程設(shè)計(jì)。主要分為兩部分：系統(tǒng)電信號(hào)檢測(cè)部分和運(yùn)算控制部分。CPLD編程設(shè)計(jì)采用了Altera公司推出的Quartus_II 90 Web Edition集成開發(fā)環(huán)境，應(yīng)用Verilog語(yǔ)言對(duì)控制部分進(jìn)行編程；DSP的軟件設(shè)計(jì)部分是應(yīng)用TI公司推出的DSP的開發(fā)環(huán)境CCS33集成開發(fā)環(huán)境，編程采用C語(yǔ)言。

為了達(dá)到該10kV力系統(tǒng)數(shù)字電抗器調(diào)節(jié)的準(zhǔn)確性和時(shí)間精度的要求，本文把一個(gè)周波正弦函數(shù)離散成500個(gè)相同時(shí)間間距的數(shù)組成的函數(shù)，由于數(shù)字電抗器運(yùn)行在工頻周期下，即一個(gè)周波函數(shù)的時(shí)間為002s。所以每個(gè)離散點(diǎn)運(yùn)行需要的時(shí)間為40μs。因此本文可以設(shè)置DSP和CPLD的控制周期為40μs。要求CPLD和DSP的運(yùn)行周期可以整除控制周期。由于控制器中時(shí)鐘頻率為25MHz的有源晶振為CPLD芯片提供時(shí)鐘頻率，因此CPLD在此控制器中的計(jì)數(shù)周期為40ns，即CPLD的計(jì)數(shù)器計(jì)數(shù)1000次完成一個(gè)數(shù)點(diǎn)的運(yùn)行。本文DSP設(shè)置的主頻為125MHz，即計(jì)數(shù)周期為8ns。本文編程時(shí)在CPLD程序中編寫板選控制信號(hào)模塊，將板選控制信號(hào)發(fā)給DSP以確定兩者的通訊是否正常。從CPLD在“0”地址每隔20μs向DSP交替發(fā)出“1”和“0”信號(hào)，若DSP能讀到板選控制信號(hào)，說(shuō)明CPLD與DSP的通訊正常，這也是本設(shè)計(jì)保護(hù)的一部分。CPLD與DSP之間的地址和數(shù)據(jù)通過(guò)SRAM在每個(gè)板選控制周期進(jìn)行一次并行數(shù)據(jù)通信。endprint

本控制系統(tǒng)中DSP主程序的功能主要是讀取從CPLD經(jīng)雙口SRAM傳過(guò)來(lái)的板選控制信號(hào)、三路采集信號(hào)、判斷電壓過(guò)零點(diǎn)、求出一個(gè)工頻周波的電抗器一次側(cè)電壓、電流以及逆變器直流測(cè)電壓的平均值，求出指令電流即感性補(bǔ)償電流和逆變器直流側(cè)穩(wěn)壓充電電流之和[13]。首先對(duì)DSP進(jìn)行初始化，定義地址、固定參數(shù)等，設(shè)置計(jì)算用的標(biāo)準(zhǔn)正弦數(shù)組指針，每周期500個(gè)點(diǎn)中每個(gè)點(diǎn)的正弦函數(shù)值是通過(guò)MATLB仿真得到的，使之與電網(wǎng)電壓波形同步。DSP的板選控制周期為40μs。初始化之后開始從SRAM讀取數(shù)據(jù)的數(shù)字量并轉(zhuǎn)換為采集的模擬信號(hào)實(shí)際值，然后判斷電壓的過(guò)零點(diǎn)，計(jì)算實(shí)時(shí)采集的工頻周波內(nèi)電壓平均值、電流平均值、需要補(bǔ)償?shù)母行詿o(wú)功電流值和逆變器直流側(cè)的有功穩(wěn)壓充電電流值，然后將計(jì)算出的感性無(wú)功電流值和有功穩(wěn)壓充電電流值按照實(shí)際規(guī)定方向求和得到指令電流值，最后將指令電流值通過(guò)SRAM以14位數(shù)據(jù)的形式傳回到CPLD的寄存器中，與CPLD中的并聯(lián)數(shù)字電控器一次側(cè)實(shí)測(cè)電流值進(jìn)行比較產(chǎn)生PWM調(diào)制信號(hào)。圖11為主程序流程圖。

數(shù)字電抗器控制系統(tǒng)中CPLD主程序的功能主要是完成A/D轉(zhuǎn)換和PWM控制信號(hào)及其死區(qū)的產(chǎn)生[12]。程序中設(shè)置每8μs讀取一次3個(gè)通道的ADC芯片的并行數(shù)字?jǐn)?shù)據(jù)，然后通過(guò)SRAM傳送到DSP里，DSP完成所需要的計(jì)算，得到指令電流值，將指令電流值通過(guò)SRAM傳送給CPLD，接著CPLD通過(guò)將實(shí)時(shí)采集的數(shù)字電抗器一側(cè)實(shí)測(cè)電流值和指令電流值進(jìn)行比較得出PWM信號(hào)，做成死區(qū)模式，通過(guò)隔離芯片發(fā)送到驅(qū)動(dòng)電路，最后驅(qū)動(dòng)電路驅(qū)動(dòng)逆變器IGBT的開通與關(guān)斷。圖12為CPLD程序流程圖。

為了防止全橋逆變器每個(gè)橋的上下兩個(gè)IGBT同時(shí)導(dǎo)通導(dǎo)致逆變橋短路引起IGBT及直流側(cè)電容的燒壞乃至爆炸，在CPLD程序中通過(guò)比較指令電流和實(shí)測(cè)電流值得出的PWM調(diào)制信號(hào)需要做一個(gè)PWM死區(qū)使得逆變器每個(gè)全橋的上下兩個(gè)IGBT不能同時(shí)導(dǎo)通但可以同時(shí)關(guān)斷，這樣就不會(huì)產(chǎn)生上面所提到的逆變橋短路現(xiàn)象。由于在CPLD中產(chǎn)生的PWM調(diào)制信號(hào)有明顯的上升沿和下降沿，所以本文在編程時(shí)上升沿延遲4μs，即延遲IGBT開通4μs，下降無(wú)延遲，產(chǎn)生PWM死區(qū)，解決了逆變器由于單橋上下兩個(gè)IGBT同時(shí)導(dǎo)通導(dǎo)致事故發(fā)生的問(wèn)題。

4實(shí)驗(yàn)驗(yàn)證與分析

根據(jù)本文上述內(nèi)容的闡述，在實(shí)驗(yàn)室內(nèi)搭建實(shí)驗(yàn)平臺(tái)驗(yàn)證電力系統(tǒng)并聯(lián)數(shù)字電抗器設(shè)計(jì)理論[10]。由于實(shí)驗(yàn)室內(nèi)電壓等級(jí)達(dá)不到10kV，所以實(shí)驗(yàn)條件如下：電源單相相電壓為220V，系統(tǒng)等效電感為自制導(dǎo)線電感為015mH，系統(tǒng)等效對(duì)地電容為電力電容器電容值為256μF，并聯(lián)可調(diào)電抗器電感值為556mH。如圖13為在CPU中顯示的系統(tǒng)調(diào)試穩(wěn)定的逆變器交流側(cè)輸出電流波形。

系統(tǒng)調(diào)試穩(wěn)定的電壓及電流波形顯示，數(shù)字電抗器一次側(cè)兩端電壓波形，為PWM脈寬波形，其幅值為逆變器直流側(cè)電容電壓穩(wěn)定值，轉(zhuǎn)換成近似正弦電壓波形為有效值約為216V的交流電壓值，達(dá)到了通過(guò)調(diào)試使電力線末端電壓與首端電壓近似相等的目的。

本文針對(duì)10kV電力系統(tǒng)內(nèi)由于電力傳輸線分布電容產(chǎn)生的容性無(wú)功過(guò)剩導(dǎo)致電力傳輸線末端電壓高于首端電壓的現(xiàn)象，提出了可根據(jù)具體環(huán)境實(shí)時(shí)控制改變電感容量的并聯(lián)數(shù)字電抗器。提出前端、后端電感線圈按電感容量3∶7串聯(lián)，后者接有二次線圈用于電抗器總電感容量調(diào)節(jié)的結(jié)構(gòu)。本文通過(guò)數(shù)字電抗器軟件仿真，并搭建數(shù)字電抗器低壓平臺(tái)進(jìn)行試驗(yàn)驗(yàn)證可得，新型數(shù)字電抗器調(diào)節(jié)效果良好，此結(jié)構(gòu)設(shè)計(jì)具有控制方法比較簡(jiǎn)單，成本低廉的特點(diǎn)。

參 考 文 獻(xiàn)：

[1]陳濤，高平，黃艷鈴，等.低壓配電網(wǎng)并聯(lián)電容器無(wú)功補(bǔ)償優(yōu)化算法的研究[J].哈爾濱理工大學(xué)學(xué)報(bào)，2010，3（1）：82-85

[2]崔俊霞.并聯(lián)型有源電力濾波器諧波檢測(cè)與控制方法的研究[D].燕山大學(xué)碩士學(xué)位論文，2010：30-33.

[3]沈宏偉，馬儀等干式空心并聯(lián)電抗器投入瞬態(tài)電動(dòng)力研究[J]. 哈爾濱理工大學(xué)學(xué)報(bào)，2014，6（19）：93-97

[4]鄭征，張子偉，張朋 三相電壓型PWM整流器不平衡控制策略的研究[J].電氣傳動(dòng)，2014，44（5）：26-29

[5]祝軍10kV 5Mvar鏈?zhǔn)絊TATCOM裝置的研發(fā)[D].哈爾濱理工大學(xué)碩士學(xué)位論文，2013：15-17

[6]王鶴霖，程啟明，李明 基于不定頻滯環(huán)空間矢量電流控制的三相PWM整流器仿真比較研究[D].華東電力，2014，42（6）：1144-1149

[7]趙卓鵬，賈石峰電流滯環(huán)跟蹤PWM 逆變器控制仿真研究[J].電氣傳動(dòng)自動(dòng)化，2011，33（2） ：1-3

[8]三恒星科技TMS320C6713DSP原理與應(yīng)用實(shí)例[M].北京：電子工業(yè)出版社2009：88-89

[9]徐德鴻.電力電子器件及其應(yīng)用[M].北京：機(jī)械工業(yè)出版社，2010：50-150

[10]王學(xué)明并聯(lián)電抗器在長(zhǎng)電纜電力貫通線電容電流補(bǔ)償中的應(yīng)用[J].上海鐵道科技，2010，1：122-124

[11]鄭濤，趙彥杰 超/特高壓可控并聯(lián)電抗器關(guān)鍵技術(shù)綜述[J].電力系統(tǒng)自動(dòng)化，2014，38（7）：127-135

[12]魏中夏 柔性交流輸電技術(shù)（FACTS）在現(xiàn)代電力系統(tǒng)中的應(yīng)用展望[J].電子測(cè)試，2013，21 （6）： 283-284

[13]侯文清，張波，丘東元，等基于DSP的電能質(zhì)量檢測(cè)與無(wú)功補(bǔ)償綜合測(cè)控裝置[J].儀器儀表學(xué)報(bào)，2007，28（1）：120-127

（編輯：關(guān)毅）endprint