板間高速數(shù)據(jù)傳輸接口的設(shè)計(jì)與實(shí)現(xiàn)

滑 莎，李 鋒，武磊磊

(中國(guó)電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081)

板間高速數(shù)據(jù)傳輸接口的設(shè)計(jì)與實(shí)現(xiàn)

滑 莎，李 鋒，武磊磊

(中國(guó)電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081)

為了解決板級(jí)間并行接口無(wú)法滿足高速率數(shù)據(jù)傳輸?shù)膯栴}，提出了基于FPGA的高速串行光纖數(shù)據(jù)傳輸?shù)脑O(shè)計(jì)方案。采用Virtex-7系列FPGA作為主控芯片，通過芯片內(nèi)部集成的高速串行收發(fā)器GTX連接SFP+光模塊，進(jìn)行了高速串行接口設(shè)計(jì)，并介紹了Aurora串行傳輸協(xié)議的設(shè)計(jì)。通過分析Xilinx專用調(diào)試工具集成比特誤碼率測(cè)試儀IBERT對(duì)光纖鏈路的測(cè)試以及Chipscope抓取板卡上的實(shí)際測(cè)試結(jié)果，在硬件上實(shí)現(xiàn)了串行傳輸速率為10 Gbps的光纖數(shù)據(jù)傳輸。

高速串行；SFP+光模塊；光纖通信；Aurora協(xié)議

AbstractIn order to solve the problem that parallel interface between boards can’t meet the requirement of high-speed data transmission,a design scheme of high-speed serial optical fiber data transmission based on FPGA is proposed.This design uses Xilinx Virtex-7series FPGA as the main control chip.And the high-speed serial interface design was carried out through the chip internal integration of GTX transceiver link SFP+ optical module.The hardware circuit is designed.And the design of Aurora serial transmission protocol is introduced.Xilinx special debugging tools IBERT to test fiber link is analyzed and the actual test results on the board captured by Chipscope is presented.Finally the serial data transfer rate of 10 Gbps optical fiber transmission is achieved with hardware implementation.

Keywordshigh-speed serial;SFP+optical module;optical fiber communication;Aurora protocol

0 引言

隨著通信技術(shù)的發(fā)展，對(duì)通信數(shù)據(jù)的存儲(chǔ)容量以及傳輸速率提出了更高的要求[1]，傳統(tǒng)的并行總線傳輸方式在線路開銷、接口復(fù)雜度、相互干擾及傳輸距離等方面面臨極大的困難。應(yīng)用于電路板間或設(shè)備間的高速數(shù)據(jù)傳輸，采用并行傳輸方式在線路干擾等方面無(wú)法滿足高頻大容量數(shù)據(jù)的及時(shí)傳輸。此時(shí)，高速串行傳輸方式則逐漸顯露出其在遠(yuǎn)距離、高速率和大容量數(shù)據(jù)傳輸方面的優(yōu)勢(shì)[2]。尤其是使用光纖進(jìn)行數(shù)據(jù)傳輸，滿足了高速率和大容量等需求。

在光纖通信領(lǐng)域，文獻(xiàn)[3-4]論述了SFP+光模塊作為光纖通信常用的核心器件之一，具有自己獨(dú)特的優(yōu)勢(shì)：可熱插拔特性和數(shù)字診斷的功能。目前的光模塊速率已經(jīng)達(dá)到10 Gbps及以上。在SFP+光電模塊數(shù)據(jù)傳輸鏈路中高速串行數(shù)據(jù)傳輸是其關(guān)鍵支撐技術(shù)[5]。

本文基于實(shí)際需求，設(shè)計(jì)了基于FPGA的高速串行光纖數(shù)據(jù)傳輸板卡，該板卡能夠滿足高速率數(shù)據(jù)傳輸?shù)囊?，使設(shè)備輕便、小型化，從而減小設(shè)備的體積和功耗。

1 硬件設(shè)計(jì)

1.1 板卡設(shè)計(jì)

本文設(shè)計(jì)的光纖數(shù)據(jù)傳輸板卡實(shí)現(xiàn)了與其他設(shè)備進(jìn)行通信的功能，其串行傳輸速率可達(dá)10 Gbps。板卡原理框圖如圖1所示。尺寸為6U CPCI板卡，F(xiàn)PGA作為整個(gè)通信系統(tǒng)的核心完成對(duì)整個(gè)板卡的邏輯控制，SFP+光模塊完成板卡與其他設(shè)備之間的光信號(hào)分合路功能。CPCI接口完成對(duì)板卡的取電，并完成與上位機(jī)之間的數(shù)據(jù)交互。配置芯片完成動(dòng)態(tài)快速加載的功能。

圖1 光纖傳輸板卡原理

器件的選型對(duì)整個(gè)板卡的性能至關(guān)重要。本文設(shè)計(jì)選取了Xilinx公司的XC7V585T-2FFG1761C作為主控芯片，選用的FPGA芯片采用FF1761 BGA封裝，包含91 050個(gè)Slices和6 938 KB的分布式RAM，850個(gè)用戶I/O，可以滿足FPGA外圍電路設(shè)計(jì)和后期VHDL程序設(shè)計(jì)[6]。XC7V585T總共有36個(gè)GTX高速串行收發(fā)器[7]，能提供500 Mbps～12.5 Gbps的數(shù)據(jù)線路速率。滿足設(shè)計(jì)指標(biāo)中數(shù)據(jù)傳輸速率10 Gbps的要求。

1.2 SFP+光模塊接口電路設(shè)計(jì)

本設(shè)計(jì)選取型號(hào)為FTCS-151X-80DI，波長(zhǎng)1 550 nm，傳輸速率可達(dá)到10.3 Gbps，收發(fā)一體SFP+光模塊進(jìn)行光電轉(zhuǎn)換。并且具有自診斷功能，支持熱插拔，使用起來(lái)非常方便。

SFP+光模塊接口電路圖如圖2所示，本板卡設(shè)計(jì)了10路光模塊接口，分布在FPGA內(nèi)部集成的高速串行收發(fā)器的3個(gè)BANK中。Tx_Fault引腳是發(fā)送錯(cuò)誤指示，當(dāng)光模塊檢測(cè)到發(fā)送數(shù)據(jù)錯(cuò)誤時(shí)，引腳電平被拉高，為便于檢測(cè)光模塊工作狀態(tài)，在設(shè)計(jì)電路時(shí)，將此引腳連接到測(cè)試燈上，燈亮則表示發(fā)送錯(cuò)誤；Tx_Disable引腳是屏蔽發(fā)射模塊指示，此引腳為高電平或開集表示關(guān)斷發(fā)射模塊，程序設(shè)計(jì)時(shí)將此引腳置低；MOD_ABS是光模塊檢測(cè)引腳，測(cè)試燈亮表示模塊未接到電路板上；LOS引腳是信號(hào)接收丟失指示，此引腳為低電表示接收的光功率在正常工作范圍內(nèi)，高電平燈亮則表示接收的光功率的靈敏度小于設(shè)定的最小值[8]；SDA和SCL引腳組成了I2C總線，分別定義為串行數(shù)據(jù)線和時(shí)鐘線；RS0和RS1引腳定義為速率選擇。為增強(qiáng)引腳的驅(qū)動(dòng)能力，上述引腳都需連接4.7～10 K電阻上拉到VCC。在FPGA芯片和光模塊之間加入電平轉(zhuǎn)換芯片TXS0108EPWR，實(shí)現(xiàn)+3.3 V和+1.8 V的轉(zhuǎn)換。引腳RD+與RD-為差分信號(hào)輸入引腳，TD+與TD-為差分信號(hào)輸出引腳。在PCB布線時(shí)，信號(hào)線需要走內(nèi)層，不允許有過孔，并保證控制差分阻抗為100 Ω[9]。

圖2 SFP+光模塊接口電路

VCCT引腳和VCCR引腳分別為光模塊的發(fā)送部分和接收部分提供電源，供電電壓要求3.3 V±5%，供電電流需在300 mA以上，用于濾波的電感的直流等效阻抗應(yīng)該小于1 Ω，電源使用專有的濾波網(wǎng)絡(luò)，可以保證光模塊熱插拔時(shí)的浪涌電流小于30 mA[10]。

1.3 GTX電源和時(shí)鐘設(shè)計(jì)

設(shè)計(jì)要求10個(gè)GTX同時(shí)工作，所以對(duì)電源質(zhì)量的要求非常嚴(yán)格。GTX都有獨(dú)立的電源供電引腳。并且V7系列的GTX劃分了3種供電電壓，為了減少電源之間的干擾，不同的供電電壓都有獨(dú)立的供電模塊，其供電電壓的精度在±3%以內(nèi)，來(lái)保證GTX的穩(wěn)定工作。為了使供電電路穩(wěn)定，在靠近電源的引腳處加入濾波電容和電感磁珠進(jìn)行電源濾波設(shè)計(jì)，減少干擾[11]。

對(duì)于高速率數(shù)據(jù)傳輸來(lái)說(shuō)，GTX要求低抖動(dòng)、高質(zhì)量的參考時(shí)鐘。參考時(shí)鐘的頻率選擇是根據(jù)GTX收發(fā)數(shù)據(jù)的速率和使用哪種數(shù)據(jù)協(xié)議來(lái)決定的。在設(shè)計(jì)的時(shí)候采用精度為±50 ppm的差分時(shí)鐘芯片LVDS-156.25 MHz為光模塊提供時(shí)鐘。為了降低時(shí)鐘線上的高頻干擾，差分傳輸線上采用交流耦合的方式，所以電路設(shè)計(jì)中選用0.1 μF的電容作為耦合電容。布線時(shí)，耦合電容盡可能靠近差分時(shí)鐘輸出引腳。

2 協(xié)議制定與實(shí)現(xiàn)

GTX是內(nèi)嵌在FPGA中的高速串行收發(fā)器，具有8B/10B、64B/66B編解碼、時(shí)鐘生成和恢復(fù)等功能，適用于背板、電路板間和芯片間的高速串行數(shù)據(jù)傳輸。它的鏈路層協(xié)議為Aurora協(xié)議[12]。

Aurora協(xié)議是一款高帶寬、低成本、可擴(kuò)展、框架簡(jiǎn)潔且適合點(diǎn)對(duì)點(diǎn)串行數(shù)據(jù)傳輸?shù)膮f(xié)議。該協(xié)議是為專有的上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的一款串行互連協(xié)議[13]。它可以通過增加通道數(shù)，擴(kuò)展系統(tǒng)帶寬。當(dāng)一路信道不能滿足傳輸速率要求時(shí)，可以使用2個(gè)或多個(gè)通道進(jìn)行數(shù)據(jù)傳輸，提供的用戶接口不變，方便系統(tǒng)升級(jí)[14]。Aurora協(xié)議可以配置每個(gè)通路中的GTX工作在全雙工或半雙工的模式下[15]。Aurora鏈路結(jié)構(gòu)圖如圖3所示。

圖3 Aurora鏈路結(jié)構(gòu)

設(shè)計(jì)中Aurora協(xié)議采用全雙工模式，幀控形式進(jìn)行數(shù)據(jù)傳輸，參考時(shí)鐘為200 MHz，用戶時(shí)鐘為156.25 MHz，發(fā)送和接收數(shù)據(jù)位寬均為64 bits，通道線速率為10.312 5 Gbps。由于光纖數(shù)據(jù)傳輸經(jīng)過GTX高速串行收發(fā)器采用64B/66B數(shù)據(jù)編碼，因此通道串行數(shù)據(jù)傳輸有效線性速率為10 Gbps。

3 鏈路測(cè)試

3.1 物理層測(cè)試

本文利用集成比特誤碼率測(cè)試儀(Integrated Bit Error Ratio Tester，IBERT)對(duì)數(shù)據(jù)鏈路進(jìn)行測(cè)試，利用IBERT核即可生成bit文件[16]，通過JTAG口下載到FPGA中，將ChipScope Analyzer連接到FPGA上，出現(xiàn)IBERT Console界面如圖4所示。此測(cè)試工具可以實(shí)時(shí)調(diào)整每個(gè)GTX的參數(shù)，GTX接口均有一個(gè)動(dòng)態(tài)重配置端口，所以每個(gè)GTX的屬性都可以通過軟件在線進(jìn)行重新配置，可以直接修改預(yù)加重級(jí)別、輸出電壓擺幅和均衡[17]等參數(shù)測(cè)試誤比特率。

圖4 IBERT Console界面

在利用IBERT測(cè)試時(shí)，首先需要觀察PLL Status的狀態(tài)，如：狀態(tài)為QPLL LOCKED，表示時(shí)鐘鎖定，GTX可以正常工作；狀態(tài)是QPLL NOT LOCKED，表示未鎖定，要檢查GTX供電電壓和參考時(shí)鐘是否正常輸入。本設(shè)計(jì)的參考時(shí)鐘為200 MHz，設(shè)置的線速率10.312 5 Gbps和圖4MGT Link Status界面顯示一致。每個(gè)GTX可以產(chǎn)生多種偽隨機(jī)二進(jìn)制序列作為GTX的數(shù)據(jù)源。數(shù)據(jù)通過接收通道與發(fā)送通道發(fā)出的數(shù)據(jù)進(jìn)行比較計(jì)算出比特誤碼率。在這里，測(cè)試時(shí)選用隨機(jī)序列PRBS7，RX Received Bit Count欄顯示為接收到的總比特?cái)?shù)，RX Bit Error Count欄顯示錯(cuò)誤的比特?cái)?shù)，當(dāng)前顯示為0。該測(cè)試是實(shí)時(shí)、動(dòng)態(tài)的，誤比特率一直維持在10-13量級(jí)。

在圖4所示的RX Margin Analysis掃描界面，整個(gè)UI范圍內(nèi)進(jìn)行采樣點(diǎn)掃描測(cè)試時(shí)，信號(hào)眼圖的眼睛張得越大，信道質(zhì)量也就越好[18]。觀察其中一個(gè)GTX的2D眼圖如圖5所示，它是通過色溫的方式來(lái)顯示眼圖的[19]，圖中比特誤碼率達(dá)到10-9量級(jí)時(shí)的深色區(qū)域占了整個(gè)圖形較大面積即眼睛張開較大。因此對(duì)于GTX，數(shù)據(jù)可以進(jìn)行可靠傳輸。

圖5 GTX的2D眼圖

3.2 協(xié)議測(cè)試

數(shù)據(jù)鏈路工作正常后，按照制定好的協(xié)議，測(cè)試2個(gè)板卡之間高速串行數(shù)據(jù)傳輸時(shí)的誤比特率。系統(tǒng)主要包括數(shù)據(jù)成幀模塊、幀數(shù)據(jù)發(fā)送模塊、幀數(shù)據(jù)接收校驗(yàn)?zāi)K和時(shí)鐘補(bǔ)償模塊[20]。發(fā)送端發(fā)送Aurora 64B/66B核內(nèi)部產(chǎn)生的數(shù)據(jù)源，接收端接收相同機(jī)制的數(shù)據(jù)。

仿真結(jié)果如圖6所示，系統(tǒng)初始化完成后狀態(tài)信號(hào)channel_up_i和lane_up_i被拉高。錯(cuò)誤指示信號(hào)hard_err_i和soft_err_i均為0，接收到數(shù)據(jù)的錯(cuò)誤個(gè)數(shù)統(tǒng)計(jì)信號(hào)data_err_count_o顯示為0，說(shuō)明數(shù)據(jù)通道收發(fā)數(shù)據(jù)正確無(wú)誤。該方案驗(yàn)證了板級(jí)間能夠進(jìn)行高速率串行傳輸。

圖6 仿真結(jié)果

4 結(jié)束語(yǔ)

針對(duì)采用并行接口傳輸數(shù)據(jù)的速率較慢的問題，提出利用FPGA實(shí)時(shí)性強(qiáng)等特點(diǎn)，設(shè)計(jì)了SFP+光模塊的硬件接口電路，實(shí)現(xiàn)了光纖通信這種高速串行傳輸方式。通過對(duì)FPGA內(nèi)部Aurora 64B/66B核的配置和例化，實(shí)現(xiàn)了2個(gè)板卡之間高速串行通信，通過對(duì)板卡進(jìn)行調(diào)試實(shí)現(xiàn)了兩板間串行數(shù)據(jù)傳輸速率可達(dá)10 Gbps的無(wú)誤傳輸。經(jīng)過多次測(cè)試，板卡性能穩(wěn)定，達(dá)到了設(shè)計(jì)要求，目前已應(yīng)用于某型號(hào)的高速數(shù)傳設(shè)備中。

該板卡通用性強(qiáng)，可移植性強(qiáng)，應(yīng)用靈活，可以兼容低速率數(shù)據(jù)傳輸，節(jié)約了生產(chǎn)成本，縮短了研發(fā)周期。

[1] 陳平,楊建,王炬城.基于FPGA的高速光纖數(shù)據(jù)傳輸板卡的設(shè)計(jì)[J].信息通信,2015,145(1):79-80.

[2] 白月勝.基于FPGA的光纖傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].電子質(zhì)量,2012(2)：29-37.

[3] 秦艷召.基于Aurora協(xié)議的光傳輸方案驗(yàn)證[J].科學(xué)技術(shù)與工程,2012,30(12):8038-8041.

[4] 汪穎,王飚,辛華強(qiáng),等.10 Gbit/s SFP+光收發(fā)模塊[J].光電器件研究與應(yīng)用,2009(3)：35-37.

[5] 杜東海.基于SFP光電模塊的高速數(shù)據(jù)存儲(chǔ)器的設(shè)計(jì)和研究[D].山西:中北大學(xué),2015.

[6] Xilinx.7 Series FPGAs Overview,America:Xilinx Inc[S],2012.

[7] Xilinx.7 Series FPGAs GTX/GTH Transceivers User Guide V1.11,America:Xilinx Inc[S],2015.

[8] 聶嵩.基于10 Gbps的SFP光通信系統(tǒng)模塊的設(shè)計(jì)與實(shí)現(xiàn)[D].北京：北京工業(yè)大學(xué)，2014.

[9] 雷聲振.基于FPGA的數(shù)字視頻光纖傳輸系設(shè)計(jì)與實(shí)現(xiàn)[J].電子世界,2016(6)：93-94.

[10] 王麗娟,李錦明,杜東海.基于FPGA的SFP光纖通信控制器的研究與設(shè)計(jì)[J].電子器件,2016,39(3)：605-609.

[11] 于爭(zhēng).信號(hào)完整性揭秘[M].北京:機(jī)械工業(yè)出版社,2013.

[12] Xilinx.LogiCORE IP Aurora 64B/66B Product Guide V7.3,America:Xilinx Inc[S],2012.

[13] 王長(zhǎng)清,冀映輝,王維,等.基于PCI-Express和Aurora協(xié)議高速光纖通信板卡的實(shí)現(xiàn)[J].微計(jì)算機(jī)應(yīng)用,2010,31(1):64-68.

[14] 韓俊波，李和平.基于FPGA的前向糾錯(cuò)并行光纖傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].科學(xué)技術(shù)與工程,2012,2(13)：3121-3125.

[15] 趙英瀟，張?jiān)?，戴華驊,等.Virtex-6 FPGA的三種串行通信協(xié)議測(cè)試及對(duì)比[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2014(10)：53-56.

[16] 蘇秀妮.基于RocketIO高速串行通信接口的研究與實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2013.

[17] 余鑫，李躍忠.基于IBERT在Vritex-7 GTX的測(cè)試實(shí)驗(yàn)研究[J].電子科技,2015,28(3):91-93.

[18] 徐妍,馬麗珍,張麗.IBERT在FPGA中的應(yīng)用[J].電子科技,2012,25(7):103-105.

[19] 王仲蔚,刁節(jié)濤,李楠.一種板級(jí)高速串行傳輸接口設(shè)計(jì)[J].通信技術(shù),2015(1):22-24.

[20] 何少恒.基于SFP光纖通信接口的高速IQ數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D].山西:中北大學(xué),2016.

TheDesignandImplementationofHigh-speedDataTransmissionInterfacebetweenBoards

HUA Sha,LI Feng,WU Lei-lei

(The54thResearchInstituteofCETC,ShijiazhuangHebei050081,China)

TN911

A

1003-3106(2017)11-0079-04

滑莎女，(1984—)，碩士，工程師。主要研究方向：高速調(diào)制解調(diào)器設(shè)計(jì)。

10.3969/j.issn.1003-3106.2017.11.17

滑莎,李鋒,武磊磊.板間高速數(shù)據(jù)傳輸接口的設(shè)計(jì)與實(shí)現(xiàn)[J].無(wú)線電工程,2017,47(11):79-82.[HUA Sha,LI Feng,WU Leilei.The Design and Implementation of High-speed Data Transmission Interface between Boards[J].Radio Engineering,2017,47(11)：79-82.]

2017-02-28

國(guó)家部委基金資助項(xiàng)目。

李鋒男，(1986—)，碩士，助理工程師。主要研究方向：高速調(diào)制解調(diào)器設(shè)計(jì)。