APSK改進(jìn)型定時(shí)同步系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

朱詩兵 徐華正 廖姝華

(裝備學(xué)院 北京 101416)

總體工程

APSK改進(jìn)型定時(shí)同步系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

朱詩兵 徐華正 廖姝華

(裝備學(xué)院 北京 101416)

經(jīng)典的Gardner算法不能適用于多幅度APSK調(diào)制信號(hào)，且APSK星座最優(yōu)相對(duì)半徑之比不為整數(shù)，導(dǎo)致星座點(diǎn)的坐標(biāo)值也不為整數(shù)，增加了硬件實(shí)現(xiàn)的復(fù)雜度。針對(duì)以上問題，提出一種改進(jìn)型的Gardner定時(shí)同步算法，以4+12－APSK為例，在FPGA硬件平臺(tái)上實(shí)現(xiàn)了定時(shí)同步系統(tǒng)。結(jié)果表明，該系統(tǒng)可以較好的完成APSK信號(hào)的定時(shí)同步，具有良好的通用性和可移植性。

幅相鍵控;定時(shí)同步;Gardner算法;FPGA

0 引言

APSK(Amplitude and Phase Shift Keying)是一種高階幅度相位聯(lián)合調(diào)制技術(shù)［1］，因其獨(dú)特的星座結(jié)構(gòu)和較少的幅度變化，帶來快速滾降的高頻特性，經(jīng)過衛(wèi)星非線性信道后不易產(chǎn)生頻譜擴(kuò)展，適合衛(wèi)星信道高效數(shù)據(jù)傳輸。所以APSK一經(jīng)提出［2］就受到了大家的關(guān)注，歐洲電信標(biāo)準(zhǔn)化協(xié)會(huì)(ETSI)在其發(fā)布的第二代數(shù)字衛(wèi)星廣播標(biāo)準(zhǔn)(DVB－S2)［3］推薦了16/32－APSK兩種調(diào)制方式。

目前衛(wèi)星通信數(shù)字接收機(jī)定時(shí)同步主要采用異步采樣時(shí)鐘恢復(fù)，通過估計(jì)定時(shí)誤差，控制插值濾波器找到最佳采樣點(diǎn)。常見的誤差估計(jì)算法有:超前滯后門同步法、MM算法和Gardner算法。Gardner算法每個(gè)符號(hào)采集兩個(gè)采樣點(diǎn)，運(yùn)算量介于超前滯后門同步法和MM算法之間，最大優(yōu)勢在于其對(duì)載波頻偏相偏不敏感，可以獨(dú)立于載波同步進(jìn)行，結(jié)束了通信接收系統(tǒng)中載波同步和定時(shí)同步互為前提的困境。

經(jīng)典的 Gardner算法［4］是針對(duì) BPSK/QPSK單一幅度調(diào)制信號(hào)提出的，應(yīng)用于多幅度APSK調(diào)制信號(hào)時(shí)會(huì)導(dǎo)致環(huán)路誤差檢測算法部分失效，從而在環(huán)路中引入自噪聲，加劇了環(huán)路的抖動(dòng)。為了克服這一缺點(diǎn)，可通過修改誤差檢測算法或者環(huán)路預(yù)濾波來實(shí)現(xiàn)［5］。本文針對(duì)4+12－APSK調(diào)制信號(hào)，通過修改環(huán)路誤差檢測算法，提出一種改進(jìn)型的Gardner定時(shí)同步算法，并在 FPGA硬件平臺(tái)上實(shí)現(xiàn)驗(yàn)證。

1 經(jīng)典定時(shí)同步環(huán)路模型

Gardner在1986年提出的定時(shí)環(huán)路經(jīng)典模型如圖1所示，環(huán)路主要由插值濾波器、定時(shí)誤差檢測器、環(huán)路濾波器和定時(shí)控制器四部分組成。接收到的信號(hào)經(jīng)過匹配濾波器處理后，插值濾波器根據(jù)定時(shí)控制器送來的插值基點(diǎn)mk和小數(shù)間隔uk數(shù)值確定采樣點(diǎn)，定時(shí)誤差檢測器根據(jù)前后采樣點(diǎn)的關(guān)系計(jì)算出定時(shí)誤差，該定時(shí)誤差通過環(huán)路濾波器濾除高頻分量和噪聲后，得到定時(shí)控制器的調(diào)節(jié)步長w(m)，然后定時(shí)控制器根據(jù)調(diào)節(jié)步長做遞減運(yùn)算，直至溢出從而確定新一輪的插值基點(diǎn)mk和小數(shù)間隔uk數(shù)值。

插值濾波器本質(zhì)上是一個(gè)速率轉(zhuǎn)換器，本文采用四點(diǎn)拉格朗日多項(xiàng)式插值濾波器，在實(shí)際應(yīng)用中可以取得不錯(cuò)的性能。內(nèi)插器的輸出為:

其中c1=2wnξ/K，c2=wn2/(Kf)，wn為環(huán)路帶寬，ξ為阻尼系數(shù)，K為環(huán)路增益，f為采樣頻率。

定時(shí)控制器本質(zhì)上是一個(gè)相位遞減器，通過遞減記數(shù)溢出產(chǎn)生時(shí)鐘信號(hào)，確定插值基點(diǎn)mk，同時(shí)完成小數(shù)間隔uk的計(jì)算，定時(shí)控制器差分方程為:

η(m)表示寄存器中第m個(gè)工作時(shí)鐘存儲(chǔ)的內(nèi)容，w(m)是控制字，uk=η(mk)/w(mk)

Gardner給出的定時(shí)誤差計(jì)算公式如下:

y(tk) 和y(tk－1) 表示最佳采樣點(diǎn)，y(tk－1/2) 表示兩相鄰最佳采樣點(diǎn)的中間點(diǎn)。該算法無法應(yīng)用于多幅度調(diào)制信號(hào)，在實(shí)際應(yīng)用中需要對(duì)其進(jìn)行改進(jìn)。

2 改進(jìn)型定時(shí)同步環(huán)路模型

經(jīng)典Gardner算法本質(zhì)上是一種過零點(diǎn)檢測算法，該算法通過連續(xù)采樣三個(gè)點(diǎn)來驅(qū)動(dòng)環(huán)路誤差計(jì)算。當(dāng)采樣準(zhǔn)確時(shí)，定時(shí)誤差檢測器輸出為零，但是對(duì)于多幅度調(diào)制信號(hào)，即使采樣準(zhǔn)確，誤差輸出也可能不為零，使得環(huán)路無法正常工作，如圖2所示。

利用信號(hào)成形濾波后兩最佳點(diǎn)采樣值與中間點(diǎn)采樣值之間的關(guān)系，引入一乘法因子γ，使多幅度調(diào)制下不過零點(diǎn)的采樣點(diǎn)重新回到零點(diǎn)，即可消除信號(hào)多個(gè)幅度值對(duì)定時(shí)誤差檢測的影響。按照這個(gè)改進(jìn)思路，首先要明確兩個(gè)最佳點(diǎn)采樣值對(duì)中間值的影響。

兩符號(hào)的中間值為:

將ck，ck－1用yk－1，yk代替，則修正后的誤差檢測公式為:

γ=h(T/2)，h(t)為升余弦成形濾波，其一般表達(dá)式為

3 FPGA設(shè)計(jì)與實(shí)現(xiàn)

由于4+12－APSK調(diào)制星座最優(yōu)半徑比(2.7)不是整數(shù)［6］，信號(hào)星座點(diǎn)IQ兩路的數(shù)值也不為整數(shù)，數(shù)據(jù)流需要以小數(shù)來表示。但是在VHDL語言中，所有的二進(jìn)制數(shù)都被當(dāng)作整數(shù)處理，即小數(shù)點(diǎn)在最低位的右邊。為了在程序內(nèi)部表示小數(shù)數(shù)據(jù)，設(shè)計(jì)時(shí)需要對(duì)定點(diǎn)數(shù)據(jù)的小數(shù)點(diǎn)位置進(jìn)行隱性標(biāo)定，合理設(shè)置擴(kuò)展位防止數(shù)據(jù)溢出。

設(shè)定輸入的數(shù)據(jù)位數(shù)16bit，其中1bit表示整數(shù)，15bit表示小數(shù)，輸入數(shù)據(jù)范圍在［－1，1］之間。Control是定時(shí)控制模塊，當(dāng)寄存器中的數(shù)值小于零時(shí)，即輸出一個(gè)strobe選通信號(hào)，同時(shí)對(duì)寄存器中的內(nèi)容進(jìn)行模1處理，根據(jù)送來的調(diào)節(jié)步長w計(jì)算小數(shù)間隔u。InterpFlt是插值濾波模塊，使用 Farrow高效結(jié)構(gòu)實(shí)現(xiàn)［7］，運(yùn)算涉及加減法、乘法和移位操作，輸出結(jié)果數(shù)據(jù)位數(shù)為18it，整數(shù)部分增加2bit防止溢出，小數(shù)部分不變。移位操作通過移位寄存器來完成，寄存器的引入提高了系統(tǒng)的運(yùn)算速度，但是也帶來了延遲。為了使運(yùn)算時(shí)序上對(duì)齊保證結(jié)果正確，計(jì)算中要考慮到這一點(diǎn)并對(duì)部分?jǐn)?shù)據(jù)做延時(shí)處理。ErrLp是誤差計(jì)算及環(huán)路濾波模塊，在算法運(yùn)行過程中，需要Control送來strobe選通信號(hào)ErrLp才開始工作。在進(jìn)行環(huán)路濾波計(jì)算時(shí)，每兩個(gè)strobe信號(hào)進(jìn)行一次運(yùn)算，保證每個(gè)符號(hào)不會(huì)重復(fù)計(jì)算定時(shí)誤差，與此同時(shí)，輸出定時(shí)同步脈沖clk_out和調(diào)節(jié)步長w，定時(shí)同步輸出數(shù)據(jù)為I_out和Q_out。

在符號(hào)定時(shí)同步系統(tǒng)中，利用Quartus軟件自帶工具Signaltap抓取實(shí)時(shí)數(shù)據(jù)如圖4所示。圖中，clk_data是數(shù)據(jù)時(shí)鐘，sync是輸出定時(shí)同步時(shí)鐘，2|din和3|din分別為待同步APSK調(diào)制數(shù)據(jù)，yi和yq分別為完成同步的APSK數(shù)據(jù)，e為環(huán)路濾波器輸出誤差，u為小數(shù)間隔，w為定時(shí)控制器誤差調(diào)整控制字。從圖中抓取結(jié)果可以看出，環(huán)路已經(jīng)處于收斂狀態(tài)，u、w數(shù)值保持穩(wěn)定。圖5中，將數(shù)據(jù)時(shí)鐘和同步時(shí)鐘放大顯示，與同步后數(shù)據(jù)對(duì)比后發(fā)現(xiàn):數(shù)據(jù)時(shí)鐘與同步時(shí)鐘之間存在一定偏差，與超前滯后門同步法不同的是，插值法不改變數(shù)據(jù)時(shí)鐘頻率，同時(shí)可以看到同步時(shí)鐘與數(shù)據(jù)yi和yq的對(duì)應(yīng)關(guān)系。

為進(jìn)一步驗(yàn)證同步效果，將定時(shí)同步前后的兩組數(shù)據(jù)導(dǎo)出至Matlab，得到定時(shí)前后的星座圖對(duì)比，如圖6所示:

4 總結(jié)

對(duì)于4+12－APSK調(diào)制系統(tǒng)，提出了一種改進(jìn)型Gardner算法，該算法能獨(dú)立于載波同步進(jìn)行，運(yùn)算量適中，對(duì)多幅度調(diào)制信號(hào)有較好的適應(yīng)性。在此基礎(chǔ)上，基于FPGA平臺(tái)，針對(duì)APSK信號(hào)的特殊性和復(fù)雜性，設(shè)計(jì)實(shí)現(xiàn)了改進(jìn)型Gardner算法定時(shí)同步系統(tǒng)。結(jié)果表明了改進(jìn)型算法對(duì)APSK信號(hào)具有良好的適應(yīng)性，且基于通用FPGA平臺(tái)的系統(tǒng)設(shè)計(jì)有較大的實(shí)用價(jià)值。

［1］Sung W，Kang S，Kim P，et al.Performance analysis of APSK modulation for DVB-S2 transmission over nonlinear channels［J］.International Journal of Satellite Communications and Networking，2009，27(6):295－311.

［2］Thomas C，Weidner M，Durrani S.Digital amplitude-phase keying with M-ary alphabets［J］.Communications，IEEE Transactions on，1974，22(2):168－180.

［3］ETSI EN.302 307 V1.1.1(2004 －06)European Standard (Telecommunications series)Digital Video Broadcasting(DVB)Second generation framing structure，channel coding and modulation systems for Broadcasting［S］.Interactive Services，NewsGathering and other broadband satellite applications.

［4］Gardner F M.A BPSK/QPSK timing-error detector for sampled receivers［J］.IEEE Transactions on Communications，1986，34:423－429.

［5］王星泉.一種改進(jìn)型APSK盲定時(shí)誤差估計(jì)算法［J］.2015，10(15):195 －198.

［6］雷菁，黃英，劉志新.非線性衛(wèi)星信道中APSK信號(hào)星座優(yōu)化設(shè)計(jì)研究［J］.武漢理工大學(xué)學(xué)報(bào)，2006，28(8):117－121.

［7］Farrow C W.A continuously variable digital delay element［C］//Circuits and Systems，1988.，IEEE InternationalSymposium on. IEEE，1988:2641－2645.

Design and Implementation of An Improved APSK Timing Synchronization System

Zhu Shibing，Xu Huazheng，Liao Shuhua
(The Equipment Academy，Beijing 101416)

The classical Gardner algorithm can not be applied to multi－amplitude Amplitude and Phase Shift Keying(APSK)modulation signals and the ratio of the optimal relative radius of APSK constellation is not an integer，which leads to the coordinate value of constellation points is not an integer，either，so the complexity of hardware implementation is increased.In order to solve the problem，an improved Gardner timing synchronization algorithm is proposed.Taking 4+12－APSK as an example，a timing synchronization system is implemented on FPGA hardware platform.Results show that the system can accomplish the timing synchronization of APSK signal，and has good versatility and portability.

APSK;timing synchronization;Gardner algorithm;FPGA

TN914

A

1008-8652(2017)01-001-04

2016-12-15

朱詩兵(1969－)，男，博士研究生。研究方向?yàn)橥ㄐ排c信息網(wǎng)絡(luò)。