集成電路設(shè)計(jì)方法及IP設(shè)計(jì)技術(shù)的探討

江建雄

摘 要：集成電路在設(shè)計(jì)應(yīng)用的過程中能體現(xiàn)出穩(wěn)定性以及體積小等方面特點(diǎn)，同時(shí)也被廣泛的應(yīng)用到計(jì)算機(jī)和電視機(jī)等領(lǐng)域中，但是傳統(tǒng)集成電路設(shè)計(jì)方法已經(jīng)無法滿足時(shí)代發(fā)展要求，所以在此基礎(chǔ)上為可以打造出良好的發(fā)展空間，必須要對集成電路設(shè)計(jì)工作進(jìn)行不斷的優(yōu)化處理，主要融入IP重用設(shè)計(jì)技術(shù)。所以在本文中對集成電路設(shè)計(jì)方法和IP設(shè)計(jì)技術(shù)進(jìn)行研究分析，在此基礎(chǔ)上提出下文內(nèi)容，希望能夠給與同行業(yè)工作人員提供相應(yīng)的參考價(jià)值。

關(guān)鍵詞：集成電路；設(shè)計(jì)方法；IP設(shè)計(jì)；技術(shù)；分析

1 引言

目前在CMOS的工藝發(fā)展過程中，其CMOS集成電路已經(jīng)得到十分廣泛的利用，截止到現(xiàn)如今為止，依然具有百二分之九十五的集成電路已經(jīng)融入CMOS技術(shù)，但是其基于64kb動(dòng)態(tài)存儲器的全面發(fā)展，集成電路微小化設(shè)計(jì)已經(jīng)逐漸引起人們的注意，所以為了滿足集成電路時(shí)代的發(fā)展要求，必須重視目前集成電路設(shè)計(jì)過程中要從微電路以及芯片等角度進(jìn)行入手分析，進(jìn)而對集成電路實(shí)施整體優(yōu)化以及改善，使其可以突出小型化設(shè)計(jì)具有的優(yōu)勢。

2 當(dāng)前集成電路設(shè)計(jì)方法

2.1 全定制的設(shè)計(jì)方法分析

對于集成電路而言，主要通過擴(kuò)散以及氧化等一些作業(yè)方法，將半導(dǎo)體以及電阻和電容等元器件集中到一個(gè)比較小的硅片中，并且也應(yīng)用到網(wǎng)絡(luò)通信以及計(jì)算機(jī)和電子技術(shù)領(lǐng)域中，然而在集成電路進(jìn)行設(shè)計(jì)時(shí)，為了可以更好的營造出良好的電路設(shè)計(jì)空間，要重視其對全定制方法進(jìn)行合理利用，主要在集成電路實(shí)踐設(shè)計(jì)中通過版圖編制工具，對半導(dǎo)體元器件圖形和尺寸以及位置等每個(gè)環(huán)節(jié)進(jìn)行全面合理的掌控，最終通過版圖布局以及布線等可以達(dá)到元件器的組合。與此同時(shí)在元件器電路參數(shù)進(jìn)行優(yōu)化的過程中，為了更好的滿足小型化集成電路的應(yīng)用要求，要遵守最后自由格式版圖設(shè)計(jì)原則，同時(shí)采取緊湊型設(shè)計(jì)方法，對每個(gè)元器件所連接的導(dǎo)線進(jìn)行合理布局，進(jìn)而將芯片尺寸能夠控制在最理想的狀態(tài)。

2.2 半定制設(shè)計(jì)方法分析

半定制設(shè)計(jì)方法在應(yīng)用時(shí)應(yīng)該借助原有的單元電路，與此同時(shí)還要注重在集成電路優(yōu)化過程中，要從單元庫內(nèi)選擇出相對來說比較適當(dāng)?shù)碾妷阂约半姾笁K，運(yùn)用自動(dòng)化方法對集成電路做好布局和布線，在一定程度上獲得掩膜版圖。比如：專用的集成電路ASIC在設(shè)計(jì)時(shí)，為了能夠?qū)Τ杀镜耐度肓窟M(jìn)行減少，就會使用半定制設(shè)計(jì)方式，另外在對半定制設(shè)計(jì)方式應(yīng)用時(shí)應(yīng)該合理的融入門陣列設(shè)計(jì)理念，也就是所謂的把若干個(gè)器件做好相應(yīng)的排序，排列屬于門陣列形式，然后使用導(dǎo)線連接方式形成比較統(tǒng)一的電路單元，保證各個(gè)電源之間能夠具有一致性特點(diǎn)。但是在半定制集成電路設(shè)計(jì)時(shí)，可以使用標(biāo)準(zhǔn)單元設(shè)計(jì)方法，要求技術(shù)工作人員在設(shè)計(jì)集成電路時(shí)，使用版圖編輯工具操作集成電路，另外根據(jù)電路單元版圖，連接以及布局集成電路運(yùn)作環(huán)境，只有這樣才能保證布通率能夠達(dá)到百分之百的集成電路設(shè)計(jì)狀態(tài)。

2.3 IP的設(shè)計(jì)方法分析

隨著時(shí)代的發(fā)展，其傳統(tǒng)集成電路設(shè)計(jì)方法已經(jīng)無法滿足計(jì)算機(jī)以及網(wǎng)絡(luò)通信等方面要求，所以在此基礎(chǔ)上為了促進(jìn)每個(gè)領(lǐng)域得到更加完善的發(fā)展，要重視融合IP的設(shè)計(jì)方法，主要在集成電路設(shè)計(jì)時(shí)，將設(shè)計(jì)重復(fù)以及軟硬件協(xié)同作為其一個(gè)導(dǎo)向，并且開發(fā)出相應(yīng)的模塊，集成到一起，將其作為集成電路工作量控制原來的十分之一，而工作效率會提高十倍左右。但是站在IP視角下，集成電路設(shè)計(jì)中要求工作人員要重視專業(yè)IP公司以及EDA廠商等路徑獲取IP核，同時(shí)根據(jù)IP核的支撐資源獲取中，對檢索系統(tǒng)進(jìn)行完善，開發(fā)管理系統(tǒng)，最終對多個(gè)IP核資源進(jìn)行系統(tǒng)的管理，還可以通過VSIA評估形式，對IP核集成電路所運(yùn)行的環(huán)境安全以及動(dòng)態(tài)性進(jìn)行一次質(zhì)量檢測以及評估，這樣可以有效的避免集成電路存在的故障問題，同時(shí)也能夠達(dá)到最為理想的集成電路設(shè)計(jì)工作。在此之外在進(jìn)行IP集成電路設(shè)計(jì)過程中，要全面重視增設(shè)HDL代碼檢測功能，使可以更好的滿足集成電路設(shè)計(jì)要求，達(dá)到最為理想的設(shè)計(jì)狀態(tài)，同時(shí)也可以更好的應(yīng)用到計(jì)算機(jī)以及網(wǎng)絡(luò)通信等領(lǐng)域中。

3 集成電路設(shè)計(jì)中IP設(shè)計(jì)技術(shù)分析

對于IP設(shè)計(jì)技術(shù)而言，主要可以分為以下幾種：一是為軟核；二是為硬核；三是為固核。此外在進(jìn)行IP系統(tǒng)規(guī)劃時(shí)，要對其32位處理器進(jìn)行完善，此外也要融入到微處理器，從而應(yīng)用到Internet和USB接口，IP設(shè)計(jì)技術(shù)在應(yīng)用的同時(shí)對測試平臺的支撐條件也提出較高的要求，所以在進(jìn)行IP設(shè)計(jì)中，必須要選擇一個(gè)合適的接口，根據(jù)其獨(dú)立性IP的模塊設(shè)計(jì)方式，從而對芯片的布局線做出合理的控制，對電路整體設(shè)計(jì)過程進(jìn)行相應(yīng)簡化。在此之外，在對IP進(jìn)行設(shè)計(jì)應(yīng)用時(shí)，要突出全面性的特點(diǎn)，主要是從框圖和版圖信息以及工作描述等方面進(jìn)行入手分析，這樣才可以促進(jìn)IP文件化，最終對集成電路設(shè)計(jì)信息做出全方位的反饋。

根據(jù)現(xiàn)如今發(fā)展情況而言，IP設(shè)計(jì)所涵蓋的內(nèi)容比較多，例如ASIC模擬以及系統(tǒng)仿真等設(shè)計(jì)環(huán)節(jié)，制定出IP戰(zhàn)略，所以能有效減少IP集成電路開發(fā)過程中所存在的風(fēng)險(xiǎn)問題，所以在目前集成電路進(jìn)行設(shè)計(jì)開發(fā)的過程中，必須要融入IP設(shè)計(jì)技術(shù)，同時(shí)要構(gòu)建AMBA總線，使其打造出良好的集成電路運(yùn)行過程中的環(huán)境，對集成電路的集成度進(jìn)行提高，最終達(dá)到合理的布局。

4 總結(jié)

通過對上述內(nèi)容進(jìn)行分析研究后得出，集成電路已經(jīng)被廣泛的應(yīng)用到計(jì)算機(jī)等產(chǎn)業(yè)中，并且促進(jìn)社會的穩(wěn)定發(fā)展，因此為了能夠降低集成電路設(shè)計(jì)過程中存在的風(fēng)險(xiǎn)，并且減少經(jīng)費(fèi)開支，要求相關(guān)工作人員在集成電路設(shè)計(jì)過程中重視對IP設(shè)計(jì)方法以及全定制的設(shè)計(jì)方法等利用，此外也要重視引入IP設(shè)計(jì)理念，對ASIC模擬進(jìn)行完善，最終可以更好的避免電路開發(fā)過程中所存在的問題，保證達(dá)到最為理想的集成電路開發(fā)以及設(shè)計(jì)的整體狀態(tài)。

參考文獻(xiàn)：

[1]王鑫.集成電路設(shè)計(jì)產(chǎn)業(yè)的知識產(chǎn)權(quán)發(fā)展戰(zhàn)略研討——以集成電路IP核的開發(fā)、獲取和保護(hù)為切入點(diǎn)[J].中國發(fā)明與專利，2015，（08）：13-16.

[2]衛(wèi)銘斐，王民，楊放，朱曉娟.集成電路設(shè)計(jì)類EDA技術(shù)教學(xué)改革的探討[J].電腦知識與技術(shù)，2012，（19）：4671-4672.

[3]姜巖峰，張曉波，楊兵，閆肅.基于模擬IP核的開關(guān)電源管理集成電路設(shè)計(jì)方法探討[J].北方工業(yè)大學(xué)學(xué)報(bào)，2009，（01）：42-49.

[4]葛晨陽.基于IP核開發(fā)模式的高校集成電路設(shè)計(jì)發(fā)展策略研究[J].中國集成電路，2008，（08）：22-26.